QDMA v2018.3 遇到的坑（持续更新）

最新推荐文章于 2024-05-22 09:40:35 发布
最新推荐文章于 2024-05-22 09:40:35 发布
阅读量1.9k 收藏 2
点赞数
分类专栏： 内核 工作
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/leoufung/article/details/107557402
版权
工作 同时被 2 个专栏收录
105 篇文章 2 订阅
订阅专栏
内核
84 篇文章 6 订阅
订阅专栏

Q1. v2018.3 内核版本C2H无法正常收取报文

A1：在 descq_process_completion_st_c2h（）中， 只有判断到 cmpl.f.desc_used 非0 时才会调用 rcv_pkt 来收取报文；但是v2018.3 的QDMA 逻辑里面存在问题，并不会将desc_used置位，需要修改 parse_cmpl_entry()，“cmpl->f.desc_used = 1;   cmpl->len = (cmpt[0] >> S_C2H_CMPT_ENTRY_LENGTH) &  M_C2H_CMPT_ENTRY_LENGTH;” 才能正常收取报文，这个问题在DPDK中同样存在

相关文档说明如下：

v2018.2 手册

 

2018.2 到 2018.3 的完成量CMPT变化内容有

2019.1 手册描述如下

 

 

 

 

Q2. SR-IOV的VF无法建立队列

A2：需要修改libqdma_config.h中的代码，“#define TOTAL_VF_QS    1024” 让VF占领一定的队列数量

 

leoufung
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
Xilinx qdma
weixin_45618734的博客
04-21 1419
CIDX 是在descriptor ring 的最后一个 descriptor 即 status_descriptor里面，它蕴含的是上一个已经被 hardware 读取的描述符信息，也就是说，hradware 每从host这边读取一个描述符，CIDX都要相应的增加，CIDX(copy)是在host这边。同样的，context里面stores properties of queue，比如 BADDR，SW CIDX (copy) , PIDX and depth of queue。
Xilinx的两款FPGA平台xdma和qdma
热门推荐
乐于分享
07-28 1万+
之前使用过xdma和qdma,但是未对其流程梳理，今天对其DMA操作流程梳理下，以备记录。 首先说一下流式DMA映射和一致性DMA映射： 流式DMA映射：缓冲区来自叫上层的比如，kmalloc,__get_free_pages 等申请的，一般使用流式DMA映射，流式DMA映射大多进行cache的使无效或清楚操作，以解决cache的一致性问题， 接口较为复杂。 xmda使用流式dma映射： dma_map_single(dev, addr, size, direction); d...
推荐使用Xilinx DMA IP参考驱动程序：高性能PCIe QDMA与XVSEC
最新发布
gitblog_00033的博客
05-22 406
推荐使用Xilinx DMA IP参考驱动程序：高性能PCIe QDMA与XVSEC 项目地址:https://gitcode.com/Xilinx/dma_ip_drivers 1、项目介绍 Xilinx DMA IP Reference Drivers是一个开源项目，专注于提供针对Xilinx UltraScale+设备的高效率直接存储器访问（DMA）解决方案。该项目包括两个核心部分：Xil...
【xilinx】 cpm QDMA 2个PF
oldmoney
12-28 477
address editor应该和bar设置中 pcie to AXI translation 保持一致；axi bridge master 对应的interface是 cpm_pcie_noc_0;cpm_pcie_noc_0对于 PF0 PF1 是共用的；cpm_pcie_noc_0 连接到NOC；然后NOC 连接一个bram。
QDMA应用实例
左超
10-29 3121
1．  把数据从视频通道通过一维方式传送到片内RAM中并作Sobel边缘提取算法。我们只对摄像头采集的一块数据进行Sobel边缘提取。采用一维EDMA传送方式，每一次传送采集的一行中的部分数据（DAT_copy（）函数）。在PAL制式下，先把一行数据放到nMemTemp数组中，比如我们要把从144行到432行，从180列到435列的图像进行Sobel边缘提取，最后把变换后的数据输出到显示缓冲区。 
QDMA 中断
六六哥的博客
06-02 1589
QDMA Interrupt 相关内容 Interrupt Module The IRQ module aggregates interrupts from various sources into the PCIe® integrated block core interface. The interrupt sources are queue-based interrupts, user interrupts and error interrupts. Queue-based interr.
Xilinx_Answer_71453_QDMA_Performance_v6_QDMA_pcie_驱动_
09-30
xilinx的qdma相关驱动的问题解决手册，开发驱动时可以参考
TI 6713 QDMA代码例程.rar
09-06
TI 6713 QDMA代码例程 TI 6713 QDMA代码例程
pg302-qdma_pciegen3_Xilinx_QDMA_源码.zip
10-18
pg302-qdma_pciegen3_Xilinx_QDMA_源码.zip
2. pg302-qdma.pdf
07-16
基于Xilinx的QDMA 2019.1 硬件开发者手册，应用于5G PHY层的云化硬件加速
pg302-qdma_pciegen3_Xilinx_QDMA_
09-29
pcie ultrascale gen3 user guide
Xilinx FPGA 多通道PCIe QDMA&RDMA IP，V4L2
02-23
基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。 基于PCI Express Integrated Block，Multi-Channel PCIe RDMA Subsystem实现了使用DMA Ring缓冲的独立多通道、高性能/超低延时/超低抖动Continous Ring DMA，提供FIFO/AXI4-Stream用户接口。
Xilinx 编码器的驱动与程序实现
08-08
赛灵思 FPGA编码器的驱动与程序实现。 。。。。。。。。。
Multi-Channel PCIe QDMA Subsystem User Guide L.pdf
10-30
基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的多通道、高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。
xilinx项目XDMA/PCIE高速传输解决方案传输效率90%
llm8866的博客
11-01 2633
xilinx项目XDMA/PCIE高速传输解决方案传输效率90%
Xilinx FPGA高性能多通道PCIe-DMA控制器
weixin_42144870的博客
11-29 1332
基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。
QDMA Linux 内核驱动使用和调试指南
weixin_45825101的博客
08-01 1708
注：本文转自赛灵思中文社区论坛，源文链接在此。本文原作者为XILINX工程师。 以下为个人译文，仅供参考，如有疏漏之处，还请不吝赐教。 本篇博文提供了有关 QDMA Linux 内核驱动程序的安装和运行的视频分步详解和关联文档链接。此外还提供了其它调试信息。 本文应与驱动随附的“read me”自述文件和文档搭配使用。QDMA Linux 内核驱动程序可从以下链接下载： https://github.com/Xilinx/dma_ip_drivers/tree/master/QDMA/linux-k
开发者分享｜QDMA与driver的问题定位和分析
qq_43416206的博客
08-01 278
因为操作不当导致IP发生丢包时，C2H_DROP_DESC_RSP_LEN，C2H_DROP_QID_FIFO_LEN和C2H_DROP_PLD_CNT 三个寄存器的数值分别为在IP丢包时：描述符的长度、Qid Fifo中的包长和负载Fifo 0中的信用值。当发现QDMA_C2H_STAT_DEBUG_DMA_ENG_3的3,4,5比特为高时，可以去查找与丢包相关的寄存器，例如：C2H_DROP_DESC_RSP_LEN，C2H_DROP_QID_FIFO_LEN和C2H_DROP_PLD_CNT。
pg302-qdma_pciegen3_xilinx_qdma
08-11
PG302是Xilinx QDMA PCIe Gen3设计指南的文档编号。 QDMA（快速数据移动引擎）是一种可编程的硬件核心，用于高性能数据传输和处理。它提供了高带宽和低延迟的数据传输能力，可广泛应用于数据中心、网络设备和高性能计算等领域。 QDMA PCIe Gen3是一种基于PCIe Gen3总线的QDMA解决方案。PCIe Gen3是一种高性能的串行总线标准，具有更高的带宽和更低的延迟，适用于高速数据传输。 Xilinx是一家知名的可编程逻辑器件生产商，提供了丰富的FPGA和SoC产品。Xilinx QDMA PCIe Gen3是Xilinx提供的一种解决方案，结合了QDMA技术和PCIe Gen3总线，可提供高性能的数据传输能力。 文档PG302是Xilinx发布的关于QDMA PCIe Gen3的设计指南，主要介绍了如何使用QDMA PCIe Gen3解决方案进行高性能数据传输和处理的技术细节、设计原理、电路连接和配置等内容，有助于工程师们在设计和实现QDMA PCIe Gen3解决方案时提供指导和建议。 通过阅读和理解PG302文档，工程师可以获得关于如何使用QDMA PCIe Gen3解决方案的详细信息，包括硬件设计、驱动程序开发和应用软件开发等方面的知识。这有助于他们实现高性能、灵活和可扩展的数据传输方案，满足不同应用领域对于高速数据传输的需求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值