【Vivado】解决问题： [Synth 8-685] variable ‘led‘ should not be used in output port connection [“……“]

已于 2023-11-04 10:01:00 修改
阅读量3.1k 收藏 5
点赞数 1
文章标签： 数据库
于 2023-08-30 08:59:32 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lf_lf_lf_/article/details/132575022
版权

分析：

  代码

          ……

    

           ……

由于例化待测模块由底层模块驱动：led已经在decoder_3_8里面用out（reg类型）定义了，

所以定义变量时都必须定义成wire类型！（wire可以省略），这里的led相当于一根线。

把reg删除。

0110 1111B
关注
  • 1
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
综合报错 [Synth 8-685] variable ‘line_cnt_d5‘ should not be used in output port connection
m0_65309374的博客
07-27 5612
综合报错 [Synth 8-685] variable 'line_cnt_d5' should not be used in output port connection
ug947-vivado-partial-reconfiguration-tutorial
03-25
本教程“ug947-vivado-partial-reconfiguration-tutorial”专门探讨了Vivado中的部分重配置技术，这是现代FPGA设计中一个关键且高级的功能。通过部分重配置，设计者可以在FPGA芯片运行时动态地更新部分逻辑，极大地...
【Vivado】综合报错：[Synth 8-685] variable ‘xxx‘ should not be used in output port connection
最新发布
weixin_52600055的博客
04-27 1073
出问题的信号【led】为输出信号，在子模块中定义为reg型，在顶层模块中也定义成了reg型。在顶层模块中将出问题的信号修改为wire类型。
[Synth 8-685] variable ‘reg_clkd1‘ should not be used in output port connection
FPGA_张文奎的博客
02-23 5144
[Synth 8-685] variable ‘reg_clkd1’ should not be used in output port connection vio模块端口输出不能到REG寄存器，可以重新定义一个 wire 型，与你想控制的逻辑相或，逻辑功能一样。
Vivado Error：[Place 30-602]IO port ‘InClk‘ is driving multiple buffers.解决方法
独木舟216的博客
09-05 3112
此篇是我在学习中做的归纳与总结，其中如果存在版权或知识错误请直接联系我，欢迎留言。 PS:本着知识共享的原则，此篇博客可以转载，但请标明出处！ Error描述： [Place 30-602] IO port 'InClk' is driving multiple buffers. This will lead to unplaceable/unroutable situation. The buffers connected are: u_DispTop/u_D...
【采坑专栏】【错误记录】起系统
weixin_45016659的博客
09-02 1万+
一些个人错误记录，希望不再犯的蠢错误。
VIVADO中的error报错合集及解决方法
xkxb66的博客
06-30 4634
针对少字母的问题，如何找出出错的位置，在sim\behav\xsim中的xvlog.log中查出错误所在位置进行修改即可。解决方法：错误原因为仿真代码敲错，少敲个字母，或者例化没给名称。
vivado-git:git友好的Vivado包装器
05-05
试图使Vivado更具git友好性。 要求 在Vivado 2020.2上测试 视窗 将C:\Program Files\Git\bin （或任何具有git.exe ）添加到PATH Linux 吉特 安装 将Vivado_init.tcl （如果已有的话，添加相关行）以及scripts目录...
Vivado HLS | Export RTL报错 “ERROR: [IMPL 213-28]
05-01
关于对2022.1.1以后VHLS不能生成IP核的解决补丁
Vivado Errors Notes——记录Vivado使用中各种报错（持续更新...）
weixin_43525937的博客
08-10 1万+
记录使用vivado中各种报错及解决方法
VIVADO软件错误及解决办法汇总
Fan_zhaoyang的博客
03-16 2万+
VIVADO错误汇总
vivado错误记录
qq_39021670的博客
05-10 4587
Variable ‘uart_done‘ should not be used in ouput port connection
m0_49256296的博客
09-01 1万+
1.出现了should not be used in output port 这种错误怎么办 前几天再做一个LCD上显示上位机发送数字的实验的时候，再仿真顶层模块的时候出错，错误就如上所示，它说我这个信号不能用作输出端口？我当时就懵了，我反复检查却也没有看出问题，最后我才发现我犯了一个非常低级的错误–即在顶层定义的时候，我将uart_done（出问题的信号）的变量类型设为reg了，也就是我是reg uart_done这个信号的，这样做是错误的，哪怕你在接收模块确实定义的是reg类型，但是在顶层模块的时候，它
si4438 cca 侦听
weixin_33941350的博客
07-29 607
/* set GPIO0 for RSSI interrupt / CCA */txbuf[0] = CMD_GPIO_PIN_CFG;txbuf[1] = 27; /* GPIO[0] = 27: CCA or 37: CCA_LATCH */txbuf[2] = 0; /* GPIO[1] = DONOTHING */txbuf[3] = 0; /* GPIO[2] = DONOTHING *...
Vivado综合时出现[Synth 8-91] ambiguous clock in event control
热门推荐
smile_boy3的博客
11-29 3万+
废话不多说，我们在使用vivado软件进行Run Synthesis综合时，出现这个错误**[Synth 8-91] ambiguous clock in event control** 如下图所示 在网上找了一波，改了一波，发现并没有消掉错误，头比较大，最终还是成功解决掉了。 找了一下，定位在这个always块，我们通常习惯边缘触发，时钟上升沿和复位下降沿写到一起，但是，在always块里面并没有初始化的一些变量，也就是我们并没有用到rst_n，所以综合的时候就会报出上面的错误，将触发模式更改...
vivado 综合警告[Synth 8-4446]的解决方法
qq_26598019的博客
03-07 8229
在跑vivado，代码正确，但却没输出，出现上述warning。问题可能是子模块输出的引脚又被上层模块无任何处理再次输出。
vivado使用错误记录
Lynn_yq的博客
01-12 6922
①vivado 工程写testbench查找错误 我们知道，vivado对于simulation仿真文件xxxx_sim.v的所有error不会被列出来，但是可以在工程名_sim文件夹下的sim1文件夹里的behav子文件夹里面找到xvlog.log文件，用文本编辑器打开就可以看到仿真代码中的错误信息。 ②vivado 工程bitstream文件生成错误 根据参考博客 将错误关键信息
vivado 警告代码：DRC REQP-1840 是什么意思
06-01
这个警告代码是 Vivado 设计规则检查 (DRC) 的一部分，它表示存在未连接的引脚。具体来说，REQP-1840 表示设计中存在一个或多个引脚未连接到任何其他信号源或信号接收器。这可能会导致设计错误或功能异常。您需要检查设计中的所有引脚，确保每个引脚都连接到正确的信号源或信号接收器。如果您不确定如何解决这个问题，可以参考 Vivado 的用户指南或向 Vivado 社区寻求帮助。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值