DDR2 IP核地址总线解疑

最新推荐文章于 2023-09-01 13:44:32 发布
最新推荐文章于 2023-09-01 13:44:32 发布
阅读量1.1k 收藏 6
点赞数 2
分类专栏： DDR2 FPGA 文章标签： DDR2 IP
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/linker00/article/details/98481324
版权
FPGA 同时被 2 个专栏收录
6 篇文章 0 订阅
订阅专栏
DDR2
2 篇文章 1 订阅
订阅专栏

IP核：DDR2 SDRAM Controller with UniPHY

芯片：DDR2 MT47H-64M16

根据 Datasheet 得到的地址线信息如下图所示：

可以看出，行地址+bank地址+列地址=26位

但是使用 Quartus II生成的 DDR2 SDRAM Controller with UniPHY IP核的地址位是25位的，差了一位，笔者在这里困扰了很长时间。

 解惑，先上图，注意看最后一句话，因为DDR2在时钟的上升沿和下降沿都产生数据，所以每次给出的列地址都是偶数的，因此IP核在取列地址时会省略1位，当你的程序控制的列地址变化为0、1、2、3...的时候，内部的变化就是0、2、4、6...

参考资料

External Memory Interface Handbook Volume 3: Reference Material[P358]

愚人在思考
关注
  • 2
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
quartus Ⅱ IP核破解文件
02-25
史上最全的 quartus Ⅱ IP核破解文件
Quartus II 15.0中仿真DDR2 IP核
07-18
仿真还是在Altera 最新的开发套件Quartus II 15.0中进行。首先创建工程，我将工程命名为DDR2_SIM，器件选择我比较熟悉的EP4CE10F17C8，仿真工具选择modelsim – altera ，语言为Verilog。
Nexys 4 DDR开发板的DDR2 IP核引脚约束文件_
11-04
主要用于Nexys 4 DDR开发板的DDR2 IP核引脚约束文件，亲测有效。
小梅哥FPGA学习笔记之Quartus II 15.0中仿真DDR2 IP核.pdf
06-20
小梅哥FPGA学习笔记之Quartus II 15.0中仿真DDR2 IP核.pdf
Altera External Memory Interface Handbook
01-09
Altera External Memory Interface Handbook
Quartusii 中ddr2 IP核例化 调试
huan09900990的博客
10-27 1万+
Cyclone iv ddr2 IP核例化
ddr2
qq_39820680的博客
04-17 325
关于使用ISE创建mig核的步骤 文章目录关于使用ISE创建mig核的步骤前言一、背景二、DDR接口介绍三、创建步骤1.添加MIG核总结 前言 一、背景 本文仅仅简单介绍了使用ISE创建DDR的步骤和注意事项，下一遍会介绍MIG核的控制时序。 二、DDR接口介绍 三、创建步骤 1.添加MIG核 这里可以选择需要例化的DDR类型，本例程使用S6的芯片最多支持两个ddr接口. 这里选择DDR的工作时钟，当使用FPGA 内部产生的CLK时注意，需要更改ipcore_dir\DDR_CONTROL\user
DDR2 IP核调试记录1
最新发布
weixin_41155462的博客
09-01 194
DDR2调试分析
Cyclone IV 外接ddr2(一)
huan09900990的博客
08-04 6749
cyclone iv ddr2
fpga挂一片ddr2_FPGA的DDR2 SDRAM IP核的使用
weixin_39814960的博客
12-20 614
DDR2 SDRAM 作为高速大容量存储器件，非常普遍的应用在我们的工程中。在FPGA外挂DDR2 SDRAM，如果我们直接编写驱动逻辑，是非常麻烦而且耗时的事情，但是Altera在开发环境中给我们提供了这样的IP核，大大简化了我们的开发周期。下面将介绍DDR2 SDRAM IP核的使用过程。DDR常见类型：SDR SDRAM :Single Data Rate。工作电压：3.3VDDR SDRA...
ARM总线规范+AMBA 2.0 IP核实现+AMBA DDR2总线控制实现
04-04
ARM总线规范+AMBA 2.0 IP核实现+AMBA DDR2总线控制实现，1.0/2.0 AMBA总线规范及IP实现及应用；7个文档
FPGA软件篇——ISE软件使用
electron的博客
02-18 7147
ISE软件使用 写博客主要是为了记录学习过程，一来是初入门的时候，一小段时间不学就容易忘，日后方便查阅；二来是有些东西刚入门的时候学习，理解不深刻，记录下来日后可以深入理解。如有错误，欢迎留言。之后会继续学习下去。 文章目录ISE软件使用单片机与FPGA比较工程步骤一、ISE软件界面介绍(一). 新建工程文件夹(二). ISE 工具栏_上半部分(三). ISE 工具栏_下半部分1. Synthesize2. Implement Design3. 创建UCF文件二、ISE软件仿真工具栏使用ISE与notep
DDR DDR2 altera datasheet
weixin_30391339的博客
04-12 100
The DDR and DDR2 SDRAM Controllers with ALTMEMPHY IP 不支持一下几种应用 1.不能时序仿真 2.突发长度为2 3.在ECC和non-ECC而DM引脚关闭的情况下，不能部分突发和不对齐突发 pll_ref_clk 输入物理时钟，用于倍频出一个驱动DDR的时钟 phy_clk 用于控制DDR的输入输出，控制数据的同步时钟 mem开头...
DDR2-DDR3-IP-CARE ---use
weixin_34320724的博客
08-31 298
分为两种IP core ： UNIPHY 和ALTMEMPHY 比较 UNIPHY 性能更好一点不支持cyclone系列芯片，，ALTEMPHY 支持所有altera支持DDR2的芯片 其实两种IP 使用方法相同 http://www.altera.com.cn/literature/hb/external-memory/emi_rldram_ii_ug.pdf uniphy：IP核设置步...
（一）DDR 基础介绍——（演进、构成、存储原理）
热门推荐
Mr.翟的博客
02-06 4万+
文章目录一、什么是DDR1.1 DDR的演进变化1.2 DDR的内存组成1.2 DDR的内存原理二、DDR命令参数三、DDR传输方式 一、什么是DDR   我们常说的DDR，亦即DDR SDRAM，指的是PC端或者消费电子（手机，平板）中的内存，是 “Double Data Rate Synchronous Dynamic Random Access Memory”（双数据率同步动态随机存储器）的简称，它允许在时钟脉冲的上升沿和下降沿传输数据，其主要作用是为了和CPU频率同步，进而大大提高数据传输效率。
DDR地址和容量计算、Bank理解
端庄的老铁
11-03 3124
DDR地址和容量计算、Bank理解
Quartus II 18.0 创建 dcfifo IP 核仿真出现问题 Port 'eccstatus' not found 记录和解决方案
愚人在思考
11-02 2708
Quartus II 版本如下图所示：18.00 Build 614 04/24/2018 SJ Standard Edition 在工程中例化了一个异步 FIFO配置信息如下： 仿真时 Modelsim 报出了如下错误： // # vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L alte...
如何计算DDR2存储器空间大小
愚人在思考
02-20 2315
笔者刚开始学习 FPGA由于项目需要用到了一片 DDR2 芯片，不知道怎么计算大小，看了很多教程比较乱，在这里简单总结一下。 首先说明一下这里用到的 DDR2 型号为MT47H64M16。 以下是正文。 目录 一、内部存储结构 二、了解芯片信息 1. 查找芯片信息 2. 计算大小 一、内部存储结构 关于存储空间的计算涉及的主要概念就是逻辑 Bank，简单来...
ise mig ip核官方使用手册
06-21
### 回答1： ISE是指Xilinx公司推出的用于数字信号处理的设计工具，MIG是其中的IP核，被广泛应用于DDR2/3/4、LPDDR2/3/4等高速片上存储器的控制器设计。下面是ISE MIG IP核的官方使用手册简介： 使用手册主要包括基本概述、设计流程、IP核配置、时序约束等内容。手册首先对IP核的基本功能进行了介绍，并列出了支持的存储器类型和参数，以及对应的时序参考。然后，介绍了IP核的设计流程，包括创建IP核实例、配置IP核参数、修改时序约束等步骤。在IP核配置方面，手册详细介绍了各个选项的含义和设置方法，并提供了多个实例来演示不同的配置场景。此外，手册还介绍了IP核与项目时序约束的关系，并且提供了时序约束示例，帮助用户更好地掌握如何进行精确的时序控制。 使用ISE MIG IP核的官方使用手册，对于设计师来说是非常重要和实用的工具。通过手册的学习，可以更好地了解IP核所支持的存储器类型和参数，以及如何使用IP核进行控制器的设计。同时，手册还提供了完善的配置指南和时序约束示例，以及大量的实例来帮助用户快速解决设计问题，从而提高设计效率。 ### 回答2： ISE是一种Xilinx FPGA器件配置工具，MIG是Xilinx的内存控制器生成器，IP则是指硬件IP核。这三个工具联合起来，可以用于创建、配置和组装FPGA的逻辑设计。ISE中的IP工具可以将Xilinx库以及自定义IP核添加到设计中，而MIG生成器可以使用户轻松创建和配置各种类型的存储器控制器。MIG可以自动生成内存控制器，使用户无需深入了解控制器的细节，而只需要关注基本参数。 Xilinx官方提供了ISE、MIG和IP的详细使用说明，可以在网上找到。使用手册中详细介绍了每个工具的界面、功能、参数设置及其使用方法。例如，在ISE中添加IP核的操作，就可以在手册中找到详细的示例步骤。MIG生成器也有类似的手册，并介绍如何使用内存控制器选项来配置MIG的适用场景。 使用Xilinx的ISE、MIG和IP工具，可以为FPGA设计师提供快速、高效和可靠的设备制作方案。通过详细的使用手册，使用者可以轻松掌握这些工具的使用技巧。 ### 回答3： ISE，全称为Identity Services Engine，是思科公司提供的一款网络访问管理系统，主要用于网络保护和用户认证。MIG IP是ISE的一个模块，主要负责IP地址的管理和分配。 针对ISE MIG IP核的官方使用手册，首先需要注意的是，ISE需要在虚拟化环境中运行，因此需要先安装ISE虚拟机，并且将MIG IP核模块集成到ISE中。在安装和集成完成后，可以开始配置MIG IP核模块。 配置MIG IP核模块的第一步是创建IP地址池。用户需要定义IP地址段、子网掩码、IP地址类型等参数，同时可以为IP地址池命名，以便后续使用和管理。在IP地址池创建后，用户可以将IP地址池分配到相应的网络设备上。 接下来，用户可以根据实际需要为不同网络设备指定IP地址池，以确保设备能够正确获取IP地址。同样，用户还可以设置IP地址池的其他参数，比如IP地址超时时间、IP地址分配方式等。 除了IP地址池的配置，MIG IP核模块还支持用户自定义IP地址分配规则，比如可以基于MAC地址或用户名进行IP地址的分配。用户还可以设置IP地址分配时的优先级，以确保重要设备或用户能够获得优先的IP地址。 总之，ISE MIG IP核模块的官方使用手册详细介绍了ISE的IP地址管理和分配功能，用户可以参考手册中的步骤进行配置和管理。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值