Verilog HDL 实验环境搭建

最新推荐文章于 2024-02-06 12:04:48 发布
最新推荐文章于 2024-02-06 12:04:48 发布
阅读量4.6k 收藏 3
点赞数
分类专栏： FPGA 文章标签： FPGA学习 心得
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/litao31415/article/details/49234285
版权

 

想做个简陋CPU和熟悉一些常用硬件接口，需要用到FPGA来实验。记得大学时阎石的《数字电子技术基础》上有，但考试不考，基本没学。
实验环境是：Quartus II 11.0、EP4CE6E22C8N开发板和一台逻辑分析仪
以下只是简单笔记，只适合自己下次看，毕竟只是把FPGA用在业余电子制作中，操作步骤极易忘记。
一、新建工程
1.File->New project wizard..新建工程项目
2.Next
3.选择工程应该在的目录(可以不存在，Next后询问是否生成);prj名字verilogHDL
4.问是否添加设计的verilog 文件，我们选[next]
5.Device Family 选择Cyclone IV;EP4CE6E22C8N引脚共144, Pin count 选144;EP4CE6E22C8N速度等级为8,Speed grade 选择8;这时Available device 列表选择EP4CE6E22C8
6.Next
7.Next
8.Finish
二、编译源码
1.File->New..选择Verilog HDL保存，默认会使用工程名称的verilogHDL.v并且默认加入工程，编辑代码，注意Top-level design entity 和模块名一致，保存
2.Assignments->Pin Planner
3.按照开发板原理图和实际需求选择location选择方向，引脚等属性，关闭
4.Assignments->Device->device and Pin Options->Unused Pins项设为As input tri-stated
5.重新编译
三、JATG下载运行
1. tool->programmer->Hardware Setup->选USB Blaster
2.Mode选JTAG
3.Add File...选择.sof文件，勾选Program/Configure

 

4.Start

/持续更新/

//20180630

原来我接触FPGA已经3年了，现在我使用fpga主要是想用于视频采集、一些总线协议的实现，偏离了我一开始学FPGA的目的（故事是这样的：以前看到有人使用74系列搭建CPU还为其实现了编译器（https://www.kechuang.org/t/71330），于是我买了上述的实验开发板，想用FPGA实现一个简易CPU，但一直没行动起来）。但因为是业余的，加上断断续续地学习，现在还有很多东西不理解，譬如如何快速理解别人的RTL代码(如opencores上的开源代码、高手写的代码等)、如何验证自己模块的正确性、vivado时序分析、约束等等，希望继续学习，而有所进步！

mkelehk
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog HDL 综合实用教程-综合文档
05-14
Verilog HDL 综合实用教程本书的鲜明特色在于帮助读者全面、正确地理解Verilog硬件描述语言的综合。本书以电路综合为目标,针对各种语言结构逐一讨论了其可综合性、仿真与综合时的语义差别以及相...
1.3 Verilog 环境搭建详解教程
最新发布
二当家的
02-06 1525
记忆中，Quartus II + Modelsim 的联合仿真功能既强大，又安装方便。几年后重新进行此过程，发现步骤也有些许繁琐，花费了我一晚上的时间来搞定。很多细节也在上面提出，多多注意就好。不过，大家以后有机会进行大型的数字模块仿真时，就会发现此方法的有效性。在接下来的教程里，有些简单的仿真可能用其他软件进行，截图界面可能与 Modelsim 不一致。大家看到后不用怀疑仿真的准确性，这里特别说明。设计模块与 testbench 源码也会全部给出，大家完全可以自己仿真、验证。
【Verilog教程】1.3Verilog环境搭建
高山
09-19 321
记忆中，Quartus II + Modelsim 的联合仿真功能既强大，又安装方便。几年后重新进行此过程，发现步骤也有些许繁琐，花费了我一晚上的时间来搞定。很多细节也在上面提出，多多注意就好。不过，大家以后有机会进行大型的数字模块仿真时，就会发现此方法的有效性。在接下来的教程里，有些简单的仿真可能用其他软件进行，截图界面可能与 Modelsim 不一致。大家看到后不用怀疑仿真的准确性，这里特别说明。设计模块与 testbench 源码也会全部给出，大家完全可以自己仿真、验证。
【Verilog HDL 入门教程】 —— 学长带你学Verilog（基础篇）
CHUXUEZHE5872的博客
02-06 2927
Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用集成电路（Application Specific Integrated Circuit，ASIC）和现场可编程门阵列（Field Programmabl Gate Array，FPGA）的实现。该篇主要讲述Verilog HDL 常用数据类型、运算符等基础部分，未涉及至实际应用，后期将逐一讲解。
搭建 Verilog 仿真环境
车子（chezi）
01-24 2552
搭建 Verilog 仿真环境 对于 Verilog 的初学者，有一个仿真环境是必要的。这就好比是刚开始接触 C 语言，连 C 语言的开发环境都没有，怎么学习 C 语言呢，难道靠大脑模拟运行吗？ 本文介绍如何在 Linux 操作系统（以 Ubuntu 为例）下搭建一个轻量级的 RTL 仿真环境。 安装软件 要安装 2 个软件 sudo apt-get install iverilog sudo apt-get install gtkwave 准备代码 安装好后可以做个实验。 先准备两个文件 count.v
chapter1--Verilog HDL之第一天---二选一选择器
yxswhy的博客
03-21 6691
DE2-115,芯片：Cyclone IV EP4CE115F29C7（主芯片）1 新建工程导向文件 new-》new project wizard 创建工程后，创建Verilog源文件，命名与等层文件名相同，并存于scr源文件文件夹中写入代码//*******************************FILE HEAD************************************...
Verilog HDL的编译预处理
qq_36625363的博客
06-16 505
Verilog HDL的预编译处理Verilog HDL的预编译处理新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 Verilog HDL的预编译处理 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果
FPGA（Verilog HDL）/Quartus II入门
qq_41915391的博客
04-07 1180
FPGA（Verilog HDL）/Quartus II入门 Quartus II下载，安装，破解 https://www.bilibili.com/video/BV1Mb411q7N7?p=1&share_medium =android&share_plat=android&share_source=QQ&share_tag =s_i&timestamp=1616141076&unique_k=otdcc0 打开对应的版本号，评论区下领取下载，按照视频进行操
VerilogHDL总结
02-24
VerilogHDL是一种硬件描述语言，其中HDL则是HardwareDescriptionLanguage的缩写。因此，利用Verilog编写的程序最终会通过工具转换为具体的电路模块。此外，利用Verilog编写的模型可以是实际电路的不同级别的抽象，...
Verilog HDL发展历史
12-09
Verilog HDL 语言最初是于1983 年由Gateway Design Automation 公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用，Verilog HDL 作为一种便于使用且实用的语言...
Verilog HDL 简介
12-09
Verilog HDL 是一种硬件描述语言，用于从算法级、RTL级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可介于简单的门级和完整的电子数字系统之间。数字系统可按层次描述。
verilog工程建立
jiangchao3392的专栏
04-07 2372
1，新建工程 2， 3， 工程建立在prj 目录下。 4， 5，选择对应的器件。 6， 语言选择 verilong HDL 7，完成工程创建。 8， 8.1 创建一个Verilog HDL文件 8.1.2保存Verilog HDL文件 建议新建一个文件夹，保存在rtl文件夹下 ...
Linux 系统下 “Verilog” 编程配置
qq_46457076的博客
07-25 1888
关于Linux系统下Verilog学习环境的搭建与使用！
VScode搭建轻量化Verilog IDE方法
baidu_34971492的博客
01-11 1033
来源：硬件加速与EDA特点：快速、便捷、能很快的查看波形、平时刷笔试题的时候很方便。step1：下载vscode 和所需插件所需安装包。vscode：https://code.visua...
verilog HDL 的环境搭建
hc372893308的博客
10-24 3472
环境搭建 安装Icarus Verilog 和 GTKwave 由于Icarus Verilog中已经包含了GTKWave所以直接从http://bleyer.org/icarus/下载安装，这里提供的为Windows版，我下载的为当前时间最新版：iverilog-10.1.1-x64_setup.exe，整个安装包才9.77MB，安装后也只有不到50MB。经测试，其实安装后只要把安装所在目...
gvim写verilog环境搭建——将文本编辑器客制化定义为你自己的IDE
啦啦啦啦啦
12-06 3626
本文将分享使用gvim写verilog一系列的方便编码工具，将vim打造成一个IDE（IDE 是 Integrated Development Environment 的缩写，中文称为集成开发环境，用来表示辅助程序员开发的应用软件，是它们的一个总称。）目的是**使得编码过程中任何让你觉得繁琐的，重复性劳动，全部交给工具做，帮助更快更好的实现你的目标。**这里笔者个人经验感觉哈，若是有些你觉得感觉繁琐的，愚蠢的操作，一定时没有使用正确的方式去做这件事~可以思考优化下做事的方式实现的所有功能如下所示：该功能使用
Windows下高效Verilog/System Verilog 开发环境搭建
Jasper灬兰的博客
07-25 7661
Windows下高效Verilog/System Verilog 开发环境搭建 0. 前言 ​ 在我们工程设计的过程中，经常会存在不直接跑EDA软件（如Vivado Quartus）编写Verilog 以及SV代码的情景 。 今天我就来安利大家一个小巧的Verilog/System Verilog 开发环境，你想要的它都有。同时它还具备代码提示，语法检查功能，代码跳转，自动生成Verilog Testbench 等功能，极大的提高我们编写代码的效率。当然vsim和emacs的死忠粉可以跳过这篇文章(●
你觉得哪个软件写verilog体验最好？
nuoweishizi的博客
11-09 901
Visual Studio Code是一款轻量级的、跨平台的代码编辑器，具有丰富的插件生态系统。一些受欢迎的Verilog插件包括"Verilog HDL"和"SystemVerilog"等，它们提供了语法高亮、代码提示和错误检查等功能。它提供了丰富的功能，包括语法高亮、代码提示、自动缩进和错误检查等。它提供了丰富的语法高亮、代码提示和错误检查功能，以及强大的仿真功能。这些是一些常用的Verilog开发环境，它们都提供了不同程度的Verilog编写支持和增强功能。，领取相关学习资料和课程哦~
【FPGA学习笔记】初次使用FPGA硬件编程编程语言Verilog编写HDL程序01
量化Mike
02-18 2183
开始数字逻辑设计一开始可能会让人不知所措，因为您需要同时学习新概念、新的硬件描述语言（例如Verilog）、几个新的软件包，并且通常还需要一块 FPGA 板。HDLBits 提供了一种通过单击“模拟”来练习设计和调试简单电路的方法。 设计电路几个步骤： 1、编写 HDL (Verilog) 代码 2、编译代码以生成电路 3、模拟电路并修复错误 HDL Verilog 练习官网 1、建立一个没有输入和一个输出的电路。该输出应始终驱动 1（或逻辑高电平）: module top_module( output o
verilog hdl环境搭建
03-30
Verilog HDL开发工具可以选择Verilog HDL编辑器，也可以选择集成开发环境（IDE），如Xilinx Vivado等。在这里以Notepad++为例进行说明，其他编辑器的操作类似。 3. 配置仿真软件和开发工具 在Verilog HDL仿真软件中...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值