vivado查看原理图

最新推荐文章于 2025-03-22 20:14:57 发布
最新推荐文章于 2025-03-22 20:14:57 发布
阅读量3.4w 收藏 47
点赞数 31
分类专栏： FPGA 文章标签： RTL 原理图
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/litao31415/article/details/81045906
版权

使用vivado对verilog代码综合后，左边的“Flow Navigator”一列的“Open Synthesized Design”


点开后可以看到原理图，但发现生成的全是LUT之类的，以我的水平根本没法阅读嘛！！

        后来请教大家发现有个好用的、友好的原理图。从左边的“RTL ANALYSIS”点开，这个原理图跟数字电路里面的符号类似，这样容易看多了。对照源码来查看原理图，收获颇多！


建议像我这样的初学者可以多打开这个原理图来看看，看下自己写的代码是不是按照自己的思路来生成，相互印证。

希望以后能做到：看到代码想到对应原理图，设计出原理图又能用代码再准确描述出来！


vivado2018【工程的建立以及原理图设计方法】
Jkcia的博客
05-18 1万+
创建工程就不说了，直接从添加工程文件开始 点击+号 添加设计文件 点击+号或者下方的create file 文件类型为VHDL 重复添加多个文件，finish 编辑VHDL代码 写了一个简单的逻辑门代码，注意语法，实体端口定义的最后一个端口没有分号。 设置显示匹配内容列表 关键字可以显示匹配列表，但是自定义的端口不会显示，这个没有quartus方便 综合设计文件 按F11或图中按钮，...
在vivado里用rtl描述_Happy Design in Vivado 系列：查看 RTL 原理图
weixin_39825322的博客
12-24 923
本系列中我们将一起探寻 Xilinx FPGA 的硬件开发环境 Vivado，发现 Vivado 的 Design Flow，使用 Tips...或许再来一些 BUG？Happy Design in Vivado！注：我好像不怎么想去翻 UG xxx 来写这系列文章 -_- ,有错欢迎大家翻着 UG 指出。注2：如无意外，本系列将持续使用 2018.3当你完成了一个设计之后，查看原理图，可以了解工...
Vivado使用入门之一:Schematic图
zyp626的博客
08-06 9655
在一个设计中，有时因定位或其他原因需要去查看综合后的电路图或是布局布线后的电路逻辑连接，此时需要用Schematic视图功能。通过Schematic，有时在综合后的结果就能知道设计是否合理，而无需运行到布局布线，对于大型工程可以节省很多时间。注，本文示例的版本为Vivado v2019.1。
【FPGA】Vivado 安装全流程教程 _ 从下载安装包到完成安装 _ 每一步详尽截图指导 _ 完全零基础也能跟装(附可用安装包)
最新发布
2503_90209418的博客
03-22 380
核心设计工具，用于 HDL 设计、仿真和综合。：适用于 SoC 和嵌入式系统设计。：支持的 FPGA 器件库。如果空间有限，可以仅安装常用的器件库（如 Artix、Kintex、Virtex 系列）。：可选安装用户手册和技术文档。空间充足建议全部勾选，确认选择后点击Next。通过以上步骤，你应该能够成功安装并配置 Vivado 开发环境。Vivado 是强大的 FPGA 和 SoC 开发工具，为用户提供了全面的设计、仿真和分析功能。
Vivado中两种RTL原理图的查看方法和区别
热门推荐
坚持
02-11 4万+
当你完成了一个设计之后，查看原理图，可以了解工具如何将你的代码转换成了电路。方便你铆足了劲死磕一个小小的加法器来优化 200ps 的关键路径。 当你要查看一个开源设计，查看原理图，可以快速掌握项目设计的架构图。方便你用轮子或者，恩，造个更好的。 那么如何在 Vivado 中查看原理图？ 答案是通过 Vivado 左侧的 Flow 栏。 在 Flow 栏中可以查看综合或者布局布线后的原理图...
【V003】vivado 综合后查看原理图，多个模块被综合掉
chenmy
06-11 2万+
问题：vivado 综合后查看原理图，多个模块被综合掉原因就是：顶层例化，连线忘记定义废了我好长时去找原因，刚开始我只查找连线连上了没，但是没有看连线是否定义，orz~写代码要逐渐形成流程习惯，形成习惯后，便不会留下这低级失误流程：首先定义信号，位宽再例化检查标点符号...
vivado创建原理图模块
YDY5659150的专栏
12-05 5447
创建RTL的图形
vivado 综合 原理图
09-21
在vivado综合后，可以通过打开"Flow Navigator"中的"Open Synthesized Design"来查看生成的原理图。然而，根据你的描述，这个原理图可能对于初学者来说不太友好，因为它主要显示了LUT等低级元件。相比之下，“RTL ...
Vivado使用教程.zip
07-21
Vivado是一款由Xilinx公司推出的综合型设计套件，主要用于FPGA（Field-Programmable Gate Array）的开发和编程。本教程“Vivado使用教程.zip”聚焦于Vivado 2018.2版本，旨在指导用户熟悉其基本操作流程，特别是与第...
vivado保存波形图_FPGA开发：Vivado时序波形图保存和读取
weixin_42641385的博客
02-04 1870
如何存储关键数据的方法，属于规模测试验证的手段，但对于Verilog的调试过程还不够直观，因为无法确切地了解Verilog代码仿真中各个关联信号是如何作用的。Verilog的确可以像C++/C++一样启动调试模式，针对每行代码进行调试。但请注意，由于Verilog是并行执行的，而仿真是采用delta时间逐步并行推进的，采用代码调试较为困难，所以常常需要存储全部或部分仿真数据，这就是波形文件。在进行...
Vivado使用入门(数字电路实验)
05-25
介绍了vivado编程基础~
vivado创建层次原理图
YDY5659150的专栏
12-05 2739
创建层次原理图
vivado中的rtl中电路图无发生成_电工线路图怎么看?电工线路图怎么画?让你轻松看懂电路图！...
weixin_39611037的博客
11-25 1300
电工学习网：www.diangon.com关注电工学习网官方微信公众号“电工电气学习”，收获更多经验知识。要想成为一名合格的电工，看电路图是最基本的技能。什么是电路图呢？电路图用导线将电源、开关(电键)、用电器、电流表、电压表等连接起来组成电路，再按照统一的符号将它们表示出来，这样绘制出的就叫做电路图。电路图是用符号表示实物图的图示。电路图是人们为研究、工程规划的需要，用物理电学标准化的...
Vivado查看RTL图（容易理解的RTL图）
weixin_43117040的博客
12-17 4万+
Vivado查看RTL图（容易理解的RTL图） 以RS触发器为例 代码为： 如果用图2的方式，也就是按F4的方式，综合的结果如图3，看起来很费劲，不容易理解。 如果用图4，vivado软件左侧边栏的RTL analysis下的schematic方式获得综合的RTL，如图5，就一目了然，很清楚了。 结合写的语句，与综合出来的RTL图想对比，就可以知道写的语句是否正确，能否实现相应的功能。 ...
XILINX DDR3 VIVADO（三）读模块
weixin_44716774的博客
07-21 872
文章目录三、DDR3 Sdram IP 读时序：1、读命令和读数据总线介绍2、读控制模块框图及波形3.代码 三、DDR3 Sdram IP 读时序： 1、读命令和读数据总线介绍 上节课已经对命令总线做了介绍，由于读命令总线和写命令总线复用一组总 线，因此对命令总线不做过多的介绍，但是我们需要知道 app_cmd==3’b001 代表读命令。 读命令的时序同写命令时序相同，均需要 app_en 和 app_rdy 有效时，对应的app_cmd 和 app_addr 才会被 IP 核接收，如图 1 所示，指令③
vivado 查看模拟波形、总线图查看器
cckkppll的博客
04-23 3512
vivado 查看模拟波形、总线图查看器
Vivado点击“Schematic”无法打开查看布局布线图
zyp626的博客
12-17 3235
vivado使用问题分享
vivado RTL分析
cckkppll的博客
01-18 3399
vivado RTL分析
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值