AD中PCB检查设计错误规则设置(DRC检查配置)

电路 专栏收录该内容
11 篇文章 3 订阅

AD中PCB检查设计错误规则设置

  • 遇到的问题:在设计好的PCB电路中,我们不能保证所有的线是否一次性全部布好,此时我们一般情况下需要设置电路的布线规则检查,以确保电路在布线的时候不会发生错误,下面我将向大家介绍设计规则检查的设置。
  • 通过以下设置能保证绝大部分(%90)的用户的使用不会在这个问题上出错
    • 工具+设计规则检查(快捷键 T+D),进入后界面如下所示:
      在这里插入图片描述
    • 开始配置(勾选)项:
      • 第1步:
        在这里插入图片描述
        注:第一个界面默认是以上配置,如有问题,请自行修改到默认的参数
      • 第2步:
        在这里插入图片描述
      • 第3步:
        在这里插入图片描述
      • 第4步:
        在这里插入图片描述
      • 第5步:
        在这里插入图片描述
      • 第6步:
        在这里插入图片描述
      • 第7步:
        在这里插入图片描述
      • 第8步:
        在这里插入图片描述
      • 第9步:
        在这里插入图片描述
  • 最后:点击确定,运行DRC,即可确定布线是否有错误。
    欢迎大家评论,后续有需要会进行完善和修改 !!!
参与评论
请先登录 后发表评论~
©️2021 CSDN 皮肤主题: 技术黑板 设计师:CSDN官方博客 返回首页

打赏作者

没有价值的生命

你的鼓励将是我创作的最大动力

¥2 ¥4 ¥6 ¥10 ¥20
输入1-500的整数
余额支付 (余额:-- )
扫码支付
扫码支付:¥2
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值