FPGA设计重要基础

FPGA设计的重要基础

速度&面积
当一个工程的时序裕量很充足，可达速度完全高于所需速度时，可以牺牲速度优势换取面积的节约（消耗时序裕量省资源）；当一个工程的时序裕量要求很高，很难到达所需速度时，可以牺牲面积资源来换取速度（耗资源保证时序裕量），下面介绍具体互换的方法：

1>乒乓操作（面积换速度）

假如上图A的输入速率是100Mbps，分流之后，两个数据预处理模块的数据速度都分别为50Mbps，原本的预处理模块需要在1s内处理100M的数据，现在每个预处理模块只需1s内处理50M的数据，所以可以经过数据缓冲模块跨时钟域将时钟降至原来的一半，数据预处理模块就可以在低速下工作，且能保证数据处理完毕

2>串/并转换（面积&速度）
串转并（面积换速度）：速率快的串行信号通过移位寄存器等器件降频之后并行处理
并转串（速度换面积）：将低速并行信号转换为高速串行信号，牺牲时序裕量换取资源的节省

3.流水线（面积换速度）
流水线处理是高速设计中的一个常用设计手段，若某个设计的处理流程分为若干步骤，且整个数据处理是单流向的（没有反馈或迭代，前步骤的输出是后步骤的输入），则可以考虑采用流水线方法提高系统的工作频率