解决VCS加载vivado生成的fifo ip失败问题

**

1. fifo_fenerator_vlog_beh.v文件说明

FIFO_generator_vlog_beh.v文件**
该文件为创建fifo ip核后生成文件，为FIFO生成的verilog行为模型。
用途：异步时钟fifo的行为模型
同步时钟fifo的行为模型

2. Module definition of above instance is not found in the design*
主要是fifo_fenerator_v13_2_1 缺少，应该在VCS的rtl文件中加入 fifo_generator_v13_2_rfs.v文件。

3.Unresolved modules fifo_generator_v13_2_rfs.v
主要是rtl文件中缺少ip文件 fifo_generator_vlog_beh.v

4.若ip核内包含原语，则需要将 /vivado/data/verilog/src目录下的库文件夹：unisims,xeclib,unimacro,retarget文件glbl.v加入makefile中 ,格式为：-y …/unimacro 最后一行需要加上 +libext+.v