逻辑综合和工艺库

已于 2023-09-11 16:23:17 修改
阅读量160 收藏
点赞数
分类专栏： 数字电路知识点记录 文章标签： fpga开发
于 2023-09-11 12:13:51 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46560857/article/details/132804069
版权

逻辑综合：把RTL代码，映射到特定的工艺库，添加约束信息，对RTL代码进行优化，形成门级网表（netlist）。

1 综合

综合=转化+门级映射+优化。

转化得到不依赖特定工艺库的GTECH netlist。

门级映射将GTECH netlist映射到特定工艺库得到gate netlist。

gate netlist经过时序约束和优化得到最终的netlist。

RTL→→GTECH netlist→→gate netlist→→最终的netlist

2 工艺库

.db工艺库（用于门级网表映射）        .lib工艺库（用于工程师查看）

target library

link library

 3  链接（引用，仅学习使用）

理解DC中的link_library与target_library_target library和link library_kevindas的博客-CSDN博客

三叶与少年
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
tsmc的几种工艺库，综合库
03-02
工艺库有tsmc013工艺pdk、tsmc18rf工艺pdk，tsmc025工艺pdk
smic18工艺库文件
03-19
2. **设计流程**：使用Cadence工具进行设计时，首先要导入工艺库，然后进行逻辑综合、时序分析、布局布线等一系列步骤。 3. **模型精度**：工艺库的模型精度直接影响到设计的准确性。SMIC18工艺库会提供精确的模型...
第十一课：逻辑综合基本原理及设计输入
qq_47485904的博客
03-11 1939
工作交接，任务加倍，年终打折哈哈哈哈~看来还是一直学习让我感到最充实，加油IC人！
《逻辑综合(logic synthesis)入门指南》
潘鸿洋的博客
11-03 8698
欢迎来到逻辑综合的世界，这是一个新手入门指南
Synplify 综合Gtech 网表
m0_47137431的博客
06-01 3814
Synplify 综合Gtech 网表文件时报错：没有定义网表内例化的单元。把芯动提供的Gtech_lib.v 库吃进去后，报无法综合 primitive 。 原因：通过百度查到网上有类似的问题，给出的答案是：“Synplify里面自带了gtech和dw_verilog库，需要你自己加入到那个库的路径里面去” 通过在Synplify安装目录下找到lib的文件夹里搜索 “grep –r –color “gtech” ./ ” 找到下面有一个叫“gtech.v”的文件夹，控制器里的例化单元名模块名，在里面能
数字IC设计 - 逻辑综合简介与Design Compiler使用（GUI方式）
Vuko_Coding Zone
10-26 3536
逻辑综合就是将前端设计工程师编写的RTL代码，映射到特定的工艺库上，通过添加约束信息，对RTL代码进行逻辑优化，形成门级网表。约束信息包括时序约束，线载模型约束，面积约束，功耗约束等。
elf文件从原理到实现个人总结
weixin_44232687的博客
11-05 1594
什么是elf文件，或许在校园，你听过，也有学生学过。但是当你步入社会，从事计算机相关的职业，那么你就不得不了解这个东西。本人在初次接触的时候，也是感觉一顿茫然，后来用了一段时间的学习，才初识什么是elf文件，伴随着兴趣，我深入学习了一些，对它的原理有所顿悟。故而我在这里做一份个人总结，希望可以帮到各位看客。
DC 45nm 数字工艺库
06-29
NCSU-FreePDK45-1.4是基于这一先进技术的工艺库，为设计师提供了在45nm节点进行逻辑综合、布局与布线等关键步骤的模型和参数。工艺库包含了标准单元、I/O单元、内存宏等组件，这些都是构建复杂集成电路的基础模块。 ...
dc的smic180的工艺库
03-20
Design Compiler在逻辑综合过程中会利用这些工艺库进行时序分析，确定逻辑门的最佳延迟和面积权衡，同时考虑电源电压、温度等因素的影响。此外，它还可以进行功能等效性检查，确保综合后的设计在功能上与原设计一致...
smic 180 工艺库
07-09
70多MB的大小表明这个工艺库包含了大量的模型和数据，覆盖了各种常用的逻辑门及功能块，这为设计者提供了丰富的选择，无论是进行简单的逻辑设计还是复杂的系统级集成。对于学习者来说，这样的工艺库是一个宝贵的资源...
DC常用命令详解
10-07
文件包含了DC的常用命令，对于刚接触DC的小白很有帮助哟。
逻辑综合重点解析（Design Compiler篇）
iwonder的博客
02-02 2万+
逻辑综合重点解析（Design Compiler篇） 前言 3 1、逻辑综合（Logic Synthesis）分为哪三个步骤？ 4 2、当你拿到一个ddc格式的文件，你是否能够知道这是一个已经综合过的设计？ 4 3、使用Design Compiler进行逻辑综合出现下述log，请问gtech.db和standard.sldb包含哪些信息？ 4 4、Design Compiler综合过程中，targ...
Synopsys DC 笔记
http://www.icfgblog.com/
07-29 9053
一、DC综合概述 DC（Design Compile）是将行为级（RTL）的源码转换为门级网表的过程。大体上可以分为三个步骤： 综合=转化+逻辑优化+映射 GTECH格式 GTECH格式是DC先将不同语言的RTL网表（如Verilog，VHDL等），转化成统一的与工艺无关的门级网表形式。 转化的过程中，DC会利用其内部的DesignWare库对RTL代码进行结构级和逻辑级的优化。 比如，通过共用表达式，进行结构级优化： 通过展平，把组合逻辑路径减少两级，变为乘积之和的电路，进行逻辑优化 约束 下图是经
数字IC后端设计实现流程之initial design
weixin_37584728的博客
05-07 2890
数字IC后端设计实现流程之initial design 最近小编多花了点心思在自己的网站建设上。对的，没错，就是吾爱 IC 社区（52-ic.com）。平时认真看本公众号文章的朋友，一定对这个网站不陌生。对于这个网站，小编有自己的期望值，希望能够自己的努力，打造出一个高度垂直细分领域的 “eetop”，也希望我的经验分享能够帮到更多的人。 下面是截止中午 13 时的网站流量，目前有 66 个独立 ip 进来，其中不乏有来自美国，台湾，新加坡，印度等国家的访客。虽然现在流量不多，但是看到来自五湖四海的朋友到访
netlist compile速记
SubwaySparkle
12-31 922
dc可以读入*.ddc写出*.v; dc指定gtech库可以写出gtechxxx.v; 注意这里用一个纯纯的compiler命令就好，不要加-scan，不要用compiler_ultra，防止跑出SEQGEN之类的幺蛾子。 FPGA吃入gtechxxx.v和synplify库目录下的gtech.v可以综合成FPGA可用的文件。 xilinx库目录下没有找到gtech.v，dc库目录下的gte...
DC综合简单总结
热门推荐
alan5555的专栏
10-13 4万+
综合分为三个部分：Synthesis= Translate + Mapping + Optimization。 1、  Translate是将 HDL转化为GTECH库元件组成的逻辑电路，这步通过read_verilog进行（verilog代码），verilog代码被读入后，将会被自动translate。GTECH是独立于工艺库的通用元件库。这个时候可以用write -output ./u
什么是“门级网表”（Gate-level netlist）文件？
linuxheik的专栏
04-25 2万+
首先，RTL是寄存器传输层的缩写，RTL既是一个抽象层级概念，又是一种HDL代码编写风格[1]。 RTL是一个抽象层级概念 认识和理解IC集成电路可以从多种不同的角度，其中最好最普遍的一种是：抽象层级，即，将IC做不同程度的抽象，按照抽象程度从高到底，分别为[2]： 系统层 算法层 寄存器传输层 逻辑层 电路层 而上述的每一抽象层级，均可以用三种不同的方式去描述，分别为[2]： 行...
Tcl与Design Compiler （八）——DC的逻辑综合与优化
weixin_34060299的博客
03-28 2725
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/  ，作者：IC_learner 　　对进行时序路径、工作环境、设计规则等进行约束完成之后，DC就可以进行综合、优化时序了，DC的优化步骤将在下面进行讲解。然而，当普通模式下不能进行优化的，就需要我们进行编写脚本来改进DC的优化来达到时序要求。理论部分以逻辑综合为主，不涉及物理库信...
DC逻辑综合脚本
最新发布
05-30
DC（Design Compiler）是Synopsys公司开发的一款逻辑综合工具。以下是一个简单的DC逻辑综合脚本示例： ``` # 设定综合库和工作目录 set link_library "/path/to/library" set work_library "/path/to/worklib" # 设定综合选项 set target_library "worklib" set target_library_process "typical" set search_path "/path/to/include" # 设定设计文件和约束文件 set design_file "/path/to/design.v" set constraint_file "/path/to/constraint.sdc" # 综合 read_file $design_file read_file $constraint_file compile -map_effort high report_timing_summary ``` 以上脚本做了以下工作： 1. 设定综合库和工作目录 2. 设定综合选项，包括目标库、目标库工艺和搜索路径 3. 设定设计文件和约束文件路径 4. 综合设计文件，使用高综合效率选项 5. 生成时序报告 当然，这只是一个简单的示例脚本，实际使用中还需要根据具体情况进行调整和优化。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值