仿真文件出现蓝线

设计文件中输入信号的位宽与顶层文件中被例化模块对应信号的位宽保持一致。或者大于例化模块中wire 类型信号位宽的话也是没有问题的，但是不能小于。否则仿真结果为蓝线。
![在这里插入图片描述](https://img-blog.csdnimg.cn/3305106371cc45ae82f7a0fb4cebc646.png#pic_center)

出现红线则是定义了该信号但没有输出即无连接。

在仿真文件中定义却没有接入例化模块。