设置set_false_path

 

对工程进行生成bitstream时一直卡在running route_design；这种情况一般是时序出现问题；

在我遇到这个问题时；

进行以下操作：

1、右击xdc文件，然后点disable file，让文件无效；​

 2、点击Run Implementation，进行实现；​

 3、时序完成后，点击view reports -> ok

​

 4、点击左边框的open implement -> report timing summary,之后会弹出该界面，点击ok；

5、时序很差

 6、然后我的主要原因是经pll分频的两个时钟存在跨时钟域的问题，但是设计没问题，

7、 右击第一行，点击set falsh path -> ok,第二行重复此操作；

 8、按ctrl + s 保存，依次点击ok，在其产生的xdc文件中出现了如下约束，将该约束拷贝到自己的xdc文件中，并右击自己的xdc文件 -> enable file，删除这个；

 

 9、重新点击generate bitstream ，依次点ok；等待一段时间就完成了；而且时序正常了。