[静态时序分析简明教程(八)]虚假路径

已于 2023-11-04 15:16:57 修改
阅读量3.9k 收藏 40
点赞数 11
分类专栏： 静态时序分析 文章标签： verilog 面试 fpga 芯片 fpga开发
于 2022-12-03 18:39:25 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43698385/article/details/128163555
版权

静态时序分析简明教程-虚假路径

一、写在前面

一个数字芯片工程师的核心竞争力是什么？不同的工程师可能给出不同的答复，有些人可能提到硬件描述语言，有些人可能会提到对于特定算法和协议的理解，有些人或许会提到对于软硬件的结合划分，作者想说，这些说法，其实对也不对，硬件描述语言，翻来覆去无非是always和assign这几个语句的反复使用，而一些基础的协议算法，深究起来其实也并不复杂，于作者而言，在常规的技能以外，有两项额外的技能颇为重要，其中之一便为sdc/STA的分析能力，它的重要之处在于作为桥梁建立了前端和后端的连接，虽然对于DE工程师而言，初版交付的sdc往往不甚准确，也没有办法通过这份sdc生成一份无误的timing report，但sdc的内容体现却是完完整整的将时序约束从行为级的描述映射到了gate level这样一个真实的电路层次上面。
写此专栏，一为学习记录，二为交流分享，以犒粉丝读者。

1.1 快速导航链接·

静态时序分析简明教程(一)绪论
静态时序分析简明教程(二)基础知识：建立保持时间，违例修复，时序分析路径
静态时序分析简明教程(三)备战秋招，如何看懂一个陌生的timing report
静态时序分析简明教程(四)时钟常约束
静态时序分析简明教程(五)生成时钟
静态时序分析简明教程(六)时钟组与其他时钟特性
静态时序分析简明教程(七)端口延迟
静态时序分析简明教程(八)虚假路径
静态时序分析简明教程(九)多周期路径
静态时序分析简明教程(十)组合电路路径
静态时序分析简明教程(十一)模式分析与约束管理
静态时序分析简明教程(十二)浅议tcl语言

二、虚假路径

进入到第八章和第九章，我们讨论的内容转向了另一个方面，即针对于常规时序约束外的特殊路径，我们希望时序分析工具宽松的检查或者根本不检查，针对于这些非常规的时序约束，在第八章，我们将讨论虚假路径的概念，这种路径对应工具不检查，而在第九章，我们将讨论多周期路径，这种路径对应工具使用宽松的检查标准。

2.1 set_false_path

虚假路径的sdc命令为set_false_path，而它对应的BNF如下：

set_false_path  [-setup] 
				[-hold] 
				[-rise] [-fall] 
				[-from from_list] 
				[-to to_list]
				[-through through_list]
				[-rise_from rise_from_list]
				[-rise_to rise_to_list]
				[-rise_through rise_through_list]
				[-fall_from fall_from_list]
				[-fall_to fall_to_list]
				[-fall_through fall_through_list]
				[-comment comment_string]

2.2 -from -to -through

我们首先介绍以上三个指令，以下是一个网状的设计
在这里插入图片描述
假如我们使用set_false_path -from S1的话，意味着从S1开始的所有路径都会被设置成虚假路径，时序分析工具会加以排除
比如：S1->P1->X1->D1，或者是：S1->P1->X2->D2，这些路径合计有八条。

假如我们使用set_false_path -through P1的话，意味着所有通过P1的路径，都会被设置成虚假路径。
比如：S4->P1->X1->D1,或者是S3->P1->X2->D3等。

假如我们使用set_false_path -to D1的话，意味着所有通过D1的路径，都会被设置成虚假路径。
比如：S1->P1->X1->D1。

此外，我们还可以使用 {X1,X2} 的形式来表示通过X1，X2中任意一条的路径。

同时，-from -to只能是时序的起点和终点，但还有一种方式可以覆盖更多的电路元器件，比如：
set_false_path -from CLK1，这个语句表示所有CLK1触发的电路元件，和所有相对于CLK1约束的输入端口都会作为虚假路径被排除。

2.3 上升/下降沿 约束

2.2节中讨论的虚假路径设定不区分上升沿或下降沿，假如设计人员想要为特定的过渡过程（上升沿/下降沿）提供虚假路径的约束话，可以通过如下的形式完成

  • -rise_from ：影响起始点的上升过程
  • -fall_from ：影响起始点的下降过程
  • -rise_through ：影响通过点的上升过程
  • -fall_through ： 影响通过点的下降过程
  • -rise_to ：影响终点的上升过程
  • -fall_to ： 影响终点的下降过程
  • -rise ： 仅影响上升过程
  • -fall ：仅影响下降过程

2.4 建立/保持 约束

我们同样可以单独的约束虚假路径的建立时间或者保持时间 通过 -setup 或者 -hold 的形式加以约束。

2.5 虚假路径示例

虚假路径的设置，在真实的电路设计中并不少见，通常来说，不同频率的时钟之间，亦或是异步的复位端口，都会设置虚拟路径加以约束。此外，比如总线协议中，也常常出现虚假路径，比如下面的图片中，若协议规定从机与从机之间不能有直接的通信，虽然通过总线，存在路径连接从机12，但数据永远不会沿着这条路径进行传递，我们也需要设置虚假路径
在这里插入图片描述

三、总结

虚假路径作为时序分析的一种特殊情况，经常的出现在实际电路的设计中，然而，对于另一些时序分析的特殊情况而言，我们可能需要定时路径，并且使用多个时钟周期来传递信息，在第九节中，我们会讨论多周期路径的有关内容，使用相应的命令，提供超过单周期的更大范围。

张江打工人
关注
  • 11
    点赞
  • 踩
  • 40
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 4
    评论
专栏目录
静态时序分析—伪路径（set_false_path）
m0_61544122的博客
07-17 1万+
set_false_path应用场景
静态时序分析_fpga_静态时序分析_
09-29
fpga 静态时序分析 是电子工程中，对数字电路的时序进行计算、预计的工作流程，该流程不需要通过输入激励的方式进行仿真。
静态时序分析：SDC约束命令set_fasle_path详解
最新发布
前进，才知道自己的渺小
03-06 1510
在之前的文章中，我们讨论了如何使用set_case_analysis命令和set_disable_timing命令，它们都能使时序弧失效，本章我们将学习一个虽然不使时序弧失效，但会影响时序路径的时序检查的命令——set_fasle_path，就像前文中直接指定触发器data_out_reg的时钟引脚CK到数据引脚D的时序弧失效一样。
静态时序分析
01-07
T1：时钟延迟（已知） T_cycle:时钟周期（已知） △T=T3-T2（已知）时钟偏斜 建立时间 ：Ts=T_cycle-T1+△T 建立时间约束（Tsetup），建立时间余量Tslack=Ts-Tsetup 保持时间：Th=T1-△T或者Th=T_cycle-Th 保持时间约束（Thold），保持时间余量Thslack=Th-Thold 影响因素：△T过大，影响保持时间，T1过大，影响建立时间 器件决定建立时间和保持时间门限。 T1=3ns，T2=2.5ns,T3=1.5ns T=2ns Tcycle=8ns,Tsetup = 0.5ns,Thold =0.5ns Tsslack=T
VIVADO时序约束之时序例外（set_false_path）
aaaaaaaa585的博客
12-05 1万+
VIVADO时序约束之时序例外（set_false_path）
Set False Path 方法
Pual_Georg的博客
08-06 2165
set_clock_group -name asyn_clocks -asynchronous -group clk1 -group -clk2（只需要写一句即可）另注：Set False Path的两个时钟需要设置两次，例如CLK1与CLK2，需要设置CKL1 -> CLK2和CLK2 -> CLK1两个方向；1.使用set_false_path：（是需要设定目的端和起始端两个方向）而set_clock_group只需要设置一次；
FPGA时序约束-设置伪路径和设置异步时钟
kunerexia的博客
03-24 2163
**什么是设置伪路径？**伪路径是指该路径存在，但该路径的电路功能不会发生或者无须时序约束。 创建伪路径的好处：可以减少工具运行优化时间，增强实现结果，避免在不需要进行时序约束的地方花费较多时间。 设置伪路径一般用在：①跨时钟域，②一但上电就被写入数据的寄存器，③异步复位或测试逻辑，④异步双端口RAM。总结：伪路径主要就是用在异步时钟的处理上。 **注意的是：**伪路径的设置是单向的，如果两时钟之间存在相互的数据传输，则需要再反向设置一次伪路径。 举例如何设置伪路径： 在异步时钟的位置右击选择设置伪路径即
设置set_false_path
m0_47220307的博客
04-18 1993
关于vivado生成bitstream一直停留在running route_design的一些解决办法
【 FPGA 】设置伪路径
Reborn Lee
12-18 5498
什么是伪路径？ 伪路径就是存在，但是不起作用的路径，因此没有必要对它进行时序分析。 为什么要排除伪路径？ 这样可以移除无效的时序路径； 跳过路径优化，因此可以节省时间和资源。 设置伪路径需要用到的Tcl命令语法？ 如下图所示，比较常用的参数是-from -through  - to等。 举例说明各参数的含义：       典型伪路径的含义： set_...
静态时序分析简明教程
10-31
静态时序分析的资料，FPGA和IC设计能用的上，中文的
FPGA静态时序分析简单解读
08-04
任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式，老实说很晦涩，而且总能看到不同的版本，内容又不那么一致，为了彻底解决这个问题，我研究了一天，终于找到了一种很简单的解读办法，可以看透它的本质，而且不需要再记复杂的公式了。
Class_QRCode.php
06-21
可更改二维码颜色 使用方法： /** * * @param string $value 二维码内容 * @param string $name 文件名称 * @param string $Color 颜色16进制 */ function PiaoBo_QRcode($value, $name, $Color = '#1bc446') { // $logo = $this->path . DIRECTORY_SEPARATOR . 'logo.png'; //第一个参数$text，就是上面代码里的URL网址参数， //第二个参数$outfile默认为否，不生成文件，只将二维码图片返回，否则需要给出存放生成二维码图片的路径 //第三个参数默认为L，这个参数可传递的值分别是L(QR_ECLEVEL_L，7%)，M(QR_ECLEVEL_M，15%)，Q(QR_ECLEVEL_Q，25%)，H(QR_ECLEVEL_H，30%)。这个参数控制二维码容错率，不同的参数表示二维码可被覆盖的区域百分比。 //第四个参数，控制生成图片的大小，默认为4 //第五个参数，控制生成二维码的空白区域大小 //第六个参数$saveandprint，保存二维码图片并显示出来，$outfile必须传递图片路径。 //第七个参数$Color 前景色 require_once 'Class_QRCode.php'; $NewColor = hex2rgb($Color);//转换为RGB $errorCorrectionLevel = 'L'; //容错级别 $matrixPointSize = 6; //生成图片大小 $QRUrl = $this->path . DIRECTORY_SEPARATOR . $name . '.png'; //生成二维码图片 QRcode::png($value, $QRUrl, $errorCorrectionLevel, $matrixPointSize, 2, false, $NewColor); if (isset($logo) && empty($logo)) { $QR = imagecreatefromstring(file_get_contents($QRUrl)); $logo = imagecreatefromstring(file_get_contents($logo)); $QR_width = imagesx($QR); //二维码图片宽度 $QR_height = imagesy($QR); //二维码图片高度 $logo_width = imagesx($logo); //logo图片宽度 $logo_height = imagesy($logo); //logo图片高度 $logo_qr_width = $QR_width / 5; $scale = $logo_width / $logo_qr_width; $logo_qr_height = $logo_height / $scale; $from_width = ($QR_width - $logo_qr_width) / 2; //重新组合图片并调整大小 imagecopyresampled($QR, $logo, $from_width, $from_width, 0, 0, $logo_qr_width, $logo_qr_height, $logo_width, $logo_height); //输出图片 imagepng($QR, $QRUrl); } return $name . '.png'; }
数字集成电路静态时序分析基础.pdf
04-14
数字集成电路静态时序分析基础.pdf
静态时序分析与逻辑...pdf
08-03
非常有用的学习文件！非常非常有用！课程目录如下： 1.静态时序的概念、目的； 2.静态时序分析路径； 3.静态时序分析方法； 4.静态时序分析工具介绍； 5.静态时序分析报告及逻辑优化设计。
false path
fairy0905的专栏
10-19 1万+
如何处理异步时钟？        很简单，set_false_path         注意要from A to B，同时要from B to A  使用set_false_path：set_false_path -from [get_clocks clk1] -to [get_clocks clk2]set_false_path -from [get_clocks clk2] -to [get_...
sdc中跨时钟域(CDC)路径的约束方式
weixin_41155581的博客
07-11 6078
sdc中对cdc的处理方式
FPGA时序约束中set_false_path的使用
热门推荐
坚持
08-13 3万+
A false path can be a path logically impossible. Let's take a circuit shown below as an example. As we can see from the diagram, it is logically impossible from a1, through f1 and b2, to f2. It als
set_false_path 与 set_disable_timing 的区别
学而不思则罔，思而不学则殆
08-27 7801
在静态时序分析中， set_false_path 和 set_disable_timing 都可以用来设置 timing exceptions，告诉工具忽略某些特定的path，但是在使用过程中，这两个命令又有些细微的区别。 set_false_path 是用来设置 timing path，表示不用 check 这些 path 的 timing，但是依然会去计算这些 path 上的delay set_disable_timing 是用来设置 timing arc，表示打断这条时序弧，不去计算这段时序弧的 de
PT做STA静态时序分析教程
05-19
STA（Static Timing Analysis）静态时序分析是设计验证中非常重要的一部分，它能够保证设计的时序满足要求，并且对于设计中存在的时序问题进行诊断和修复。PT（PrimeTime）是业界较为常用的 STA 工具之一。下面是一个 PT 做 STA 静态时序分析的教程。 1. 确定时序约束 时序约束文件是进行静态时序分析的基础，它描述了设计中的时序要求。时序约束应该包括时钟频率、时钟时序、输入输出延迟等信息。在 PT 中，时序约束文件格式为 SDC（Synopsys Design Constraints）。 2. 进行时钟分析 时钟分析是静态时序分析的第一步，它能够检查时钟网络中存在的时序问题。在 PT 中，我们可以使用 clock report 命令生成时钟分析报告。时钟分析报告能够帮助我们确定时钟路径、时钟树等信息。 3. 进行时序分析 在进行时序分析之前，我们需要将设计进行综合，并产生时序数据库（.db 文件）。时序分析主要包括前端分析和后端分析，前端分析主要是对时序路径进行分析，后端分析主要是对时序路径进行优化。 在 PT 中，我们可以使用 timing report 命令生成时序分析报告，报告中包括了时序路径、时序偏差等信息。我们可以根据报告中的信息进行时序优化，例如添加时钟缓冲、调整时钟路径等操作。 4. 进行时序约束修复 在进行时序分析时，PT 会给出一些违反时序约束的警告和错误信息。我们需要根据这些信息进行时序约束修复，以保证设计满足时序要求。在 PT 中，我们可以使用 constraint report 命令生成时序约束修复报告，报告中包括了需要修复的时序约束信息。 5. 进行时序分析验证 在进行时序分析之后，我们需要进行时序分析验证，以保证时序分析结果的准确性。在 PT 中，我们可以使用 report checks 命令生成时序分析验证报告，报告中包括了时序分析结果的正确性信息。 以上就是 PT 做 STA 静态时序分析的教程，希望能够对你有所帮助。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

张江打工人

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值