硬件学习(4)-逻辑器件

声明：笔记中所有资料都是在网上查阅所得，包括不限于CSDN，bilibili、知乎。若作者介意，联系后立马删除。资料用于学习。

前言：我走了很多弯路，我所写也是想帮助更多和我一样的人。如果有错误，望大家在评论区留言，我接受批评，共同探讨。

今天事情比较多，分享一个不需要相对简单的吧

逻辑器件类型

TTL(晶体管-晶体管逻辑)：
        最初被广泛用作标准逻辑IC的双极逻辑
        相比CMOS逻辑IC，提供更高的电流驱动能力和运行速度，但消耗更多的功率
CMOS逻辑(CMOS:互补MOSFET)：
        结合p沟道和n沟道MOSFET，实现比TTL更低的功耗
        最初比TTL慢，但由于精细的晶圆制造工艺，现在提供比TTL更高的运行速度
BiCMOS逻辑(双极CMOS)
        输入级和逻辑电路采用CMOS工艺以降低功耗，输出级采用双极晶体管以提高电流驱动能力
        MOS双极组合制造工艺复杂，成本高

目前最广泛的是CMOS逻辑

常用的逻辑电平

TTL、CMOS、LVTTL、RS232、RS485等等

TTL和CMOS逻辑电平可分为四类：5v、3.3v、2.5v、1.8v

5v TTL和5v CMOS逻辑电平是通用的逻辑电平

3.3v及一下的逻辑电平被称为低电压逻辑电平，LVTTL

低电压的逻辑电平有2.5v和1.8v

上面的拉电流灌电流不懂的话，稍后会解释。现在仅仅需要知道这些名词以及基本顺序，比如：尽量让Voh输出高电平最小值大于Vih输入高电平最小值

判断基准

口诀:

低的更低，高的更高

CMOS一般比例一直VOH=0.9VCC VOL=0.1VCC VIH=0.7VCC VIL=0.3VCC

逻辑电平转换图

CMOS转TTL一般都可以，但是TTL转CMOS需要特殊处理

拉电流和灌电流

对芯片而言，往外走就是拉电流-；往内走就是灌电流+

拉电流

PMOS导通，电流从VCC拉出去

灌电流

NMOS导通，电流从外灌入

OC门OD门

OC门：集电极开路，结合上面三极管的引脚很好理解，三极管的 C 集电极开路的电路。

OD门：Open Drain，漏极开路门，和上面其实是一样的，只不过上面是针对三极管而言，OD们是针对场效应管而言，也很好理解，MOS管的 D 漏极开路 的电路。

        前者输出的高电平，要作为逻辑芯片的输入，高电平输入有最小值判断。

        你输入的高电平要大于这个最小值才会判断为高电平

        看图输出的高低电平是有速率的差异的，输出那个二极管基极输入高电平，三极管导通立刻被拉低至低电平输出，很快；但是若基极输出低电平，三极管截止，是需要被拉至VCC，VCC要给容性电容充电至VCC，这时才会显高电平，较慢。就可以明显看到高变低波形陡，低变高很缓

IIC为啥是OD门设计

        若采用推挽设计，挂载的多设备，若一个设备想输出高，那么该设备设计的PMOS导通；另一个设备想输出低，这个设备的设计NMOS导通，两个设备的设计形成回路，短路。

OD门

        开漏，利用外部电路驱动能力，减少IC内部功耗，能驱动比芯片电源高的负载，波形外部驱动会缓慢

        VCC和GND之间因为上拉电阻的存在，所以安全了

        接容性负载，下降延是芯片内的晶体管，是有源驱动，速度较快；上升沿是无源的外接电阻，速度慢。要求速度快电阻选择要小电流就大充放电快，功耗会大，所以负载电阻的选择要顾及功耗和速度