入门CMOS门电路

CMOS定义

在CMOS集成电路中，以金属-氧化物-半导体场效应晶体管作为开关器件。这种器件简称MOS管。作为CMOS电路，具有功耗低，抗干扰能力强，使用电压范围较大的优势。

PMOS与NMOS两种MOS管的定义

PMOS即以N型半导体作为衬底，同样NMOS以P型半导体作为衬底，衬底上具有两个高掺杂浓度的P或者N型区，形成了MOS管的源极(S)和漏极(D)。第三个电极称为栅极(G)，通常以金属铝或者多晶硅。
下图分别为PMOS和NMOS的结构图：

对于NMOS管，若D,S之间加上电压V_DS, 而G，S之间的电压为0，此时D，S之间不导通。当V_GS之间的电压增大到开启电压以上，电子会聚集到栅极下面的衬底表面，使D，S之间导通。而PMOS相反，需要一个负电压才能导通D,S
因此可以得到下面的特性

对于PMOS：在高电压时截止，低电压时导通
对于NMOS：在高电压时导通，低电压时截止

CMOS反相器

分别将PMOS和NMOS管拼接在一起，即可构成CMOS反相器。其结构如下：

CMOS 的噪声容限与V_D有关，V_D越大，噪声容限越大

用CMOS搭建逻辑门

与非门

由图可以看出，当A,B=0时，1,2 MOS管导通，3，4截止，故此时C与V_D相等，为高电平，即逻辑1，依次可得出真值表，表明此电路为与非门（相当于并联两个PMOS）

或非门

由图可知，当A,B为0时，1，2导通，3，4截止，C为高电平即逻辑1，同理，当A=1，B=0时，1，3导通，2，4截止，此时C的电压与Vs相等，即逻辑0，符合或非门逻辑。（相当于并联两个NMOS）

三态门

三态门中，C相当于控制单元，当C为0时，逻辑门为高阻态（PMOS与NMOS管均被截止），只有当C为1时，才导通，A才到达B