数字电子技术基础-锁存器和触发器

锁存器和触发器的基本性质:
(1)具有两个稳定的状态:1状态和0状态。
(2)具有两个输出端:原码输出Q和反码输出 Q ‾ \overline Q Q。一般用Q的状态表明电路状态。
(3)由一个稳态到另一稳态,必须有外界信号的触发,否则将长期稳定在某个状态。

一、基本双稳态电路

  • 锁存器是一种对脉冲电平敏感的双稳态电路。
  • 通常称信号输入前电路所处的状态为现态,用 Q n Q^n Qn表示。信号输入后出现的新状态称为次态,用 Q n + 1 Q^{n+1} Qn+1表示。次态 Q n + 1 Q^{n+1} Qn+1取决于输入信号和现态 Q n Q^n Qn

    ▶ \blacktriangleright S=0,R=1,复位(置0)端。
    ▶ \blacktriangleright S=1,R=0,置位(置1)端。
    ▶ \blacktriangleright S=R=0,维持。
    ▶ \blacktriangleright S=R=1,无论锁存器原来处于什么状态,G1、G,输出都为0,破坏了锁存器的正常工作。
  • 特性方程:

Q n + 1 = S + R ‾ Q n Q^{n+1}=S+\overline RQ^n Qn+1=S+RQn
S R = 0 ( 约 束 条 件 ) SR=0(约束条件) SR=0

二、D锁存器

D锁存器不存在非定义状态,使用广泛。主要有传输门控和逻辑门控两种电路结构形式。

  • Q n + 1 = D Q^{n+1}=D Qn+1=D
  • 功能表
D Q n Q^n Qn Q n + 1 Q^{n+1} Qn+1
000
010
101
111
  • 状态图

三、触发器

3-1 D触发器

  • 特性表
D Q n Q^n Qn Q n + 1 Q^{n+1} Qn+1
000
010
101
111
  • 特性方程
    Q n + 1 = D Q^{n+1}=D Qn+1=D
  • 状态图

3-2 JK触发器

  • 特性表
JK Q n Q^n Qn Q n + 1 Q^{n+1} Qn+1
0000
0011
0100
0110
1001
1011
1101
1110
  • 特性方程:
    Q ( n + 1 ) = J Q ‾ n + K ‾ Q n Q^(n+1)=J\overline Q^n+\overline KQ^n Q(n+1)=JQn+KQn
  • 状态图

3-3 T触发器

通过T信号控制触发器翻转或保持不变。

  • 特性表
T Q n Q^n Qn Q n + 1 Q^{n+1} Qn+1
000
011
101
110
  • 特性方程: Q n + 1 = T Q ‾ n + T ‾ Q n Q^{n+1}=T\overline Q^n+\overline TQ^n Qn+1=TQn+TQn
  • 状态图:

3-1 SR触发器

  • 特性方程
    Q n + 1 = S + R ‾ Q n Q^{n+1}=S+\overline RQ^n Qn+1=S+RQn
    S R = 0 SR=0 SR=0
    ★ \bigstar 注意上升沿触发还是下降沿触发
  • 1
    点赞
  • 15
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
### 回答1: 锁存器触发器是数字电路中常用的元件,用于存储和控制信号的传输。在Logisim中,可以通过组合逻辑电路和时序逻辑电路来设计锁存器触发器锁存器可以通过D触发器和时钟信号来实现。当时钟信号为高电平时,D触发器会将输入信号存储在内部,当时钟信号为低电平时,D触发器会保持原来的状态。通过将多个D触发器串联,可以实现更复杂的锁存器电路。 触发器可以通过JK触发器、RS触发器或D触发器来实现。这些触发器都有一个时钟信号和一个或多个输入信号,当时钟信号为高电平时,触发器会根据输入信号的状态改变输出信号的状态。通过将多个触发器组合,可以实现更复杂的逻辑电路。 在Logisim中,可以使用内置的元件库来设计锁存器触发器电路。也可以自定义元件来实现更复杂的功能。设计电路时,需要注意时序逻辑电路的时序关系和时钟信号的稳定性,以确保电路的正确性和可靠性。 ### 回答2: 锁存器触发器是数字电路中非常重要的元件,它们可以用来存储和控制数据。本文将介绍在Logisim中如何设计锁存器触发器。 首先,让我们了解一下锁存器触发器的概念。 锁存器是一种可以将输入数据存储下来的电路,能够在其输入的时钟脉冲作用下保存数据。在下一个脉冲到来之前,锁存器会一直保持输入的状态。锁存器常用于计数器和寄存器等电路。 触发器是一种类型的锁存器,它只有一位输入和一位输出。触发器也可以用来存储数据,有时也被称为单稳态多触发器。其通过输入时钟脉冲使得输出状态改变,输出状态上升或下降;当输入脉冲结束时,它将保留输出状态,直到下一个脉冲到来才会改变状态。触发器有很多种类型,如D触发器(数据输入触发器)、JK触发器和T触发器等。 在Logisim中,我们可以很容易地设计锁存器触发器。首先,我们需要在模块列表中找到“记忆元件”选项。在“记忆元件”下拉菜单中,我们可以选择锁存器触发器。 使用Logisim设计锁存器时,我们需要添加以下元件:时钟、输入和输出端口、以及一个锁存器。我们可以使用“输入”元件添加输入端口,并使用“输出”元件添加输出端口。将时钟和输入连接到锁存器的时钟和数据输入线上,将锁存器的输出连接到输出线上,建立电路连接关系。我们还可以在锁存器的属性中设置初始值和存储方式。 设计触发器遵循与锁存器相同的基本步骤。我们需要选择正确的触发器类型,然后将时钟、输入和输出端口添加到电路图中。最后,我们将输出端口连接到触发器的输出线上,建立电路连接关系。 通过使用Logisim,我们可以轻松地设计锁存器触发器。我们可以根据电路的需要,选择适合的锁存器触发器类型,然后将它们添加到电路图中以实现所需的功能。 ### 回答3: 锁存器触发器设计是数字电路设计中非常常见的设计,它们都在电路中起到了存储数据的作用。这里以Logisim软件为例,简单介绍锁存器触发器设计的实现方法。 首先,我们先讲一下锁存器的设计。锁存器通常是用来暂时存储一些数据或状态,它可以用来存储寄存器、计数器等。Logisim中的锁存器一般由两个D触发器构成,D触发器带有时钟信号,作用是存储输入数据,并在时钟下降沿时输出数据。 对于一个双D触发器锁存器的实现方法,可以使用Logisim的内置元件D触发器和三路选择器来实现。首先,我们将两个D触发器连接在一起,并把其中一个D触发器的输出引入到另一个D触发器的输入,就构成了一个双D触发器锁存器。接着,我们再使用三路选择器来控制数据的输入和输出,将一路连接到输入数据,一路连接到上一个锁存器的输出,还有一路连接到一个常数输入,通过选择器的输入选择开关来决定数据存储或读取。 而对于触发器的设计,则可以使用Logisim的内置元件JK触发器,在此不做过多赘述。当然,除了JK触发器以外,还有很多其他的触发器可以使用,例如SR触发器,D触发器等。 熟练掌握锁存器触发器设计是数字电路设计的基础,它们可以用来实现存储、计数、寄存、跳转等各种功能。无论是在课程学习还是实际应用中,都有着重要的意义。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值