FPGA片内FIFO读写实验

最新推荐文章于 2024-05-12 19:07:56 发布
VIP文章 最新推荐文章于 2024-05-12 19:07:56 发布
阅读量1.3k 收藏 11
点赞数
文章标签： 单片机 嵌入式硬件 fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_58413328/article/details/121065967
版权

FIFO存储器是系统的缓冲环节，如果没有FIFO存储器，整个系统就不可能正常工作，它主要有几方面的功能：
1）对连续的数据流进行缓存，防止在进机和存储操作时丢失数据；
2）数据集中起来进行进栈和存储，可避免频繁的总线操作，减轻CPU的负担；
3）允许系统进行DMA操作，提高数据的传输速度。这是至关重要的一点，如果不采用DMA操作，数据传输将达不到传输要求，而且大大增加CPU的负担，无法同时完成数据的存储工作。

针对FIFO里面用到的Ram 

 

 同样vivado新建设计文件，搜索fifo IP核，双击fifo_generator进行设置。

Common clock表示读写同步时钟，independent表示异步时钟。我们选择异步时钟ram

 

然后在锁相环里面设置，写的时钟比读的时钟快。 

最低0.47元/天 解锁文章
Nadukab
关注
  • 0
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
ARM处理器对FPGA片内FIFO读写功能实现
05-12
arm对fpga的内的fifo操作 流程详细 描述清楚
cyclone4 FPGA 读写片内FIFO读写测试 Verilog逻辑源码Quartus工程文件+文档说明.zip
07-07
cyclone4 FPGA 读写片内FIFO读写测试 Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。
STM32通过FSMC读写FPGA寄存器，高速通信
01-30
STM32F103V系列带FSMC的必须是VCT6及以上的型号。对应的IO口如下： 数据总线（16根） DB0 ： PD14 DB1 ： PD15 DB2 ： PD0 DB3 ： PD1 DB4 ： PE7 DB5 ： PE8 DB6 ： PE9 DB7 ： PE10 DB8 ： PE11 DB9 ： PE12 DB10 ： PE13 DB11 ： PE14 DB12 ： PE15 DB13 ： PD8 DB14 ： PD9 DB15 ： PD10 地址总线（8根） AB16 ： PD11 AB17 ： PD12 AB18 ： PD13 AB19 ： PE3 （本程序中未用到） AB20 ： PE4 （本程序中未用到） AB21 ： PE5 （本程序中未用到） AB22 ： PE6 （本程序中未用到） AB23 ： PE2 （本程序中未用到） 控制线（3根） WR ： PD5 RD ： PD4 CS0 ： PD7
fifosy.rar_FIFO FPGA_FPGA fifo_fifo的读写控制_fpga FIFO_xilinx FI
07-14
用于对Xilinx FPGA FIFO的控制及读写
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明.zip
04-13
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// module fifo_test( input clk, //50MHz时钟 input rst_n //复位信号，低电平有效 ); //----------------------------------------------------------- localparam W_IDLE = 1; localparam W_FIFO = 2; localparam R_IDLE = 1; localparam R_FIFO = 2; reg[2:0] write_state; reg[2:0] next_write_state; reg[2:0] read_state; reg[2:0] next_read_state; reg[15:0] w_data; //FIFO写数据 wire wr_en; //FIFO写使能 wire rd_en; //FIFO读使能 wire[15:0] r_data; //FIFO读数据 wire full; //FIFO满信号 wire empty; //FIFO空信号 wire[8:0] rd_data_count; wire[8:0] wr_data_count; ///产生FIFO写入的数据 always@(posedge clk or negedge rst_n) begin if(rst_n == 1'b0) write_state <= W_IDLE; else write_state <= next_write_state; end always@(*) begin case(write_state) W_IDLE: if(empty == 1'b1) //FIFO空， 开始写FIFO next_write_state <= W_FIFO; else next_write_state <= W_IDLE; W_FIFO: if(full == 1'b1) //FIFO满 next_write_state <= W_IDLE; else next_write_state <= W_FIFO; default: next_write_state <= W_IDLE; endcase end assign wr_en = (next_write_state == W_FIFO) ? 1'b1 : 1'b0; always@(posedge clk or negedge rst_n) begin if(rst_n == 1'b0) w_data <= 16'd0; else if (wr_en == 1'b1) w_data <= w_data + 1'b1; else w_data <= 16'd0; end ///产生FIFO读的数据 always@(posedge clk or negedge rst_n) begin if(rst_n == 1'b0) read_state <= R_IDLE; else read_state <= next_read_state; end always@(*) begin case(read_state) R_IDLE: if(full == 1'b1) //FIFO满, 开始读FIFO next_read_state <= R_FIFO; else next_read_state <=
FPGA学习-FIFO使用小结
jk_101的博客
12-05 1975
data port parameters处，有actual write depth和actual read depth,他们都比我们设置的要小，在实际的工程应用中，FIFO深度确实要比预设的小1，即当写入了Write Width-1个数据之后，FIFO的满信号full会拉高，这个时候如果还要写入数据，则写入的数据丢失。该FIFO数据深度为16，从aabb0002到aabb0011共写入16个数据，当写入到第15个时，FULL信号拉高，数据不能被有效的写入，从读状态可以看出。
单片机并口总线与FPGA通信
qq_41867575的博客
12-23 3219
单片机FSMC与FPGA通信！
FPGA的工作原理、组成结构、优点以及和单片机的区别
SteveRocket's-Blog
06-22 1597
FPGA (Field Programmable Gate Array，现场可编程门阵列) 是一种高度灵活的可编程电路，它允许电子工程师在硬件上执行任意功能。FPGA 具有比常规芯片更高的可编程性，因此适用于各种应用程序。FPGA内部有大量的可编程逻辑功能块，使用verilog HDL（硬件描述语言）实现设计。 本文将介绍 FPGA 的工作原理、FPGA优点和应用领域，FPGA与单片机有着明显的区别，最后介绍下FPGA与单片机的区别。
FPGA固化程序出现FIFO写数据失败问题
wgm1996的博客
03-16 2479
在FPGA调试中碰到一个问题，使用读时钟和写时钟分别对一个FIFO进行读写，在烧bit在线调试的时候功能正常，但固化程序断电重启后，发现对FIFO进行写数据时FIFO的empty信号一直为1，说明FIFO一直是空的，但写数据使能一直为1，说明数据没有被写到FIFO中。 经过网上搜集资料发现，FIFO复位的时候有个需要注意的地方，就是复位信号与写时钟必须同步，不然就可能会出现问题， ...
基于FPGA的同步fifo设计。
03-13
FIFO (First-In-First-Out) 是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据， 其数据地址由内部读写指针自动加1完成，...
FPGA——IO操作
nmnmnmnmnnm的博客
08-02 1802
FPGA——IO操作IO作为输出——流水灯IO作为输入——按键控制led IO作为输出——流水灯 目标 ：1s时间间隔实现流水灯 需要的信号：时钟信号，复位信号 说明：要实现流水灯，我们需要计时器、移位寄存器。 首先根据外部50MHz晶振得出每一个振荡周期时间间隔为20ns，要实现1s计时我们需要一个可以计数到 1s/20ns=50,000,000 1s/20ns=50,000,000 1s/20ns=50,000,000 的计数器 换算得二进制10 1111 1010 1111 0000 1000 00
FPGA 串口接收不准确，有误码
qq_39597489的博客
11-09 2426
FPGA 串口接收不准确，有误码FPGA 的Uart接收时，出现接收不正确的分析波特率计数值= 时钟频率/波特率 FPGA 的Uart接收时，出现接收不正确的分析 波特率计数值= 时钟频率/波特率 协议：1位起始位，8位数据位，1位停止位； FPGA的串口接收设计，由于：在串口传输8bit数据时需要10bit 才可以，在接收bit位时，将8bit数据接收完成后，还有1bit 的停止位，如果在接收...
FPGA中FIFO的应用（一）——同步FIFO设计
小瑞同学的博客
12-07 929
摘要：介绍了同步FIFO的基本原理和主要参数，主要强调了同步FIFO的空满判断方法，编写了verilog程序并进行了仿真。
【FPGA】UART串口通信---基于FIFO
wanerXR的博客
06-04 9023
我们在上一章完成了UART串口通信的收发模块，这一章我们将FIFO引入进来，使用FIFO进行缓存数据，来连接串口通信的收发模块同步FIFO 读和写应用同一个时钟。它的作用一般是做交互数据的一个缓冲，也就是说它的主要作用就是一个buffer1。异步FIFO 读写应用不同的时钟，它有两个主要的作用，一个是实现数据在不同时钟域进行传递，另一个作用就是实现不同数据宽度的数据接口。同步FIFO和异步FIFO略有不同，下面的参数适用于两者。，用参数FIFO_data_size表示，也就是FIFO存储的数据宽度； ，用参
fifo读写错误以及常规使用
Kevin
07-27 8381
fifo读写错误有以下几种现象 1、fifo在未写入数据时，full信号为高 原因：fifo未正确复位；写逻辑有误。 2、fifo写入的第一个数据，在读出时重复 原因：写数据重复；读逻辑有误，可以尝试使用rd_en= !empty，查看读数据是否正确； 3、fifo复位问题后写使能问题 fifo复位高有效，至少需保持4个时钟周期，正常复位后full为高并持续7个时钟周期，之后变低，此时可以正常写fifo 4、fifo一般不要使用大于65536深度，容易出错； 5、fifo读模式常用FWIT模
Verilog——双向IO口的FPGA实现
family5love的专栏
03-31 5486
双向IO口的FPGA实现双向IO口的Verilog试验主要功能模块代码仿真代码仿真结果 双向IO口的Verilog试验 主要功能 主模块定义如下： module stg # ( parameter WIDTH = 7 ) ( input clk , input ...
数据FIFO的读写和信息FIFO的基本使用方法
emperor_strange的博客
04-02 1万+
数据FIFO 一、写使能-wr_en，写数据-wdata //din :8bit assign wr_en = din_vld ;//din_vld 为数据有效指示信号 assign wdata = {din_sop,din_eop,din};//如果是包文形式，可以将sop和eop写入数据FIFO的数据中，可以保证起始和结束条件与数据始终同步 注意：此刻的写使能和写数据...
FPGA之FIFO详解，读写位宽不同
热门推荐
wandou0511的博客
02-09 1万+
这篇博客里，通过两个练习来总结在FPGA设计中FIFO读写位宽不同的情况下，我们应该去如何设计时序逻辑，因为在现实工程中FIFO读写位宽不同也是经常出现的情况。 练习1 设计一个模块包含读写位宽是32bit、读写深度是64的异步时钟FIFO，其中输入数据信号din和输入 数据指示信号din_vld是属于clk_in时钟域的，上游模块会负责写数据到本模块的FIFO中，当本模块FIFO写端口已写入了60个数据，也就是FIFO快要写满溢出的时候，这时上游模块仍有数据要写入FIFO...
用Ai编写一个电机驱动程序
最新发布
番茄蛋汤面
05-12 945
对于有一定编程经验的人来说，这个回答还是能看懂的，但是如果是初学者，也不难理解，还是完整的提供了核心的程序，对于HAL库来说，不同的开发平台虽然不尽相同，但是基本有现成的程序接口，总的来是AI的这个回答还是可以的，但是和这个程序还没提涉及到产品逻辑，要想达到能用的状态还需要人工进行一些加工和修饰。
FPGA-片内FIFO RAM连用
08-07
在FPGA中，可以将片内FIFO和RAM结合使用。FPGA中的RAM模块可以用来存储大块的数据，而FIFO则用来实现数据的缓冲和流水线处理。通过将RAM和FIFO连接在一起，可以实现更复杂的数据处理和存储功能。 连接FIFO和RAM的方法包括将FIFO的读写指针与RAM的地址进行对应，以及将FIFO的写数据与RAM的写端口相连。当FIFO中有数据需要写入RAM时，可以使用FIFO的写使能信号和写数据将数据写入RAM的指定地址。而当需要从RAM中读取数据时，可以使用FIFO的读使能信号和读数据将RAM中的数据传送到FIFO中。 通过这种方式，可以实现对RAM中数据的读写和FIFO中数据的缓冲。这样的设计可以在FPGA中实现数据的高效存储和处理，适用于各种需要数据缓冲和流水线处理的应用场景。 引用提到了在VIVADO中使用RAM和FIFO的IP核进行配置和连接的步骤。可以按照指导完成配置和连接，以实现FIFO和RAM的联合使用。 综上所述，FPGA中可以通过连接片内FIFO和RAM来实现高效的数据存储和处理。使用FIFO来实现数据的缓冲和流水线处理，而RAM用于存储大块的数据。通过合理的设计和配置，可以实现更复杂的数据处理和存储功能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值