SpinalHDL之形式化验证

本文作为SpinalHDL学习笔记第三十八篇，介绍SpinalHDL形式化验证相关内容。

目录：

1.介绍

2.形式化验证后端

3.安装要求

4.示例

5.实用工具和原语

6.局限性

7.命名策略

1.介绍

SpinalHDL 允许生成 SystemVerilog 断言 (SVA) 的子集。主要是断言（assert）、假设（assume）、覆盖（cover）和其他一些内容。
此外，它还提供了形式化验证后端，允许直接在开源 Symbi-Yosys 工具链中运行形式化验证。

2.形式化验证后端

可以通过以下方式运行组件的形式化验证：

import spinal.core.formal._
FormalConfig.withBMC(15).doVerify(new Component {
// Toplevel to verify
})

目前支持 3 种模式：
• withBMC(depth)
• withProve(depth)
• withCover(depth)

3.安装要求

要安装 Symbi-Yosys，有几种选择。您可以在以下位置获取预编译包：
• https://github.com/YosysHQ/oss-cad-suite-build/releases
• https://github.com/YosysHQ/fpga-toolchain/releases（EOL - 由 oss-cad-suite 取代）
或者你可以从头开始编译：
• https://symbiyosys.readthedocs.io/en/latest/install.html