1. SV和Verilog中的数据类型
(1) Verilog中有两种数据类型,分别是变量和线网,变量可以连续赋值或者过程赋值, 线网只能连续赋值,对于这两类,它们都是4值逻辑,即可能的状态有:0,1,x,z
(2) SV中,数据类型有2个属性:type和data type,type:表明该数据是variable型还是net型,data type:表明数据是4值逻辑还是2值逻辑
variable型既可以是4值逻辑,也可以是2值逻辑;而net型只能是4值逻辑。
(3) 四值逻辑:integer logic wire reg
二值逻辑:bit、byte、shorint、int、longint
有符号:byte、shorint、int、longint、integer
无符号:bit、logic、reg、线网类型
注意:线网在没有驱动时输出是Z,变量缺省值是0(双状态)或者X(四状态)
2. 定宽数组、动态数组、队列、关联数组
(1) 定宽数组
1)int array[7:0] [7:0] = '{64(0)}; // 声明数组并使用'{}进行初始化
2)使用foreach()来遍历数组
3)复制和比较
复制和比较都需要两边的数组的类型,尺寸严格相同,比较只能比较是否相同
(2) 动态数组
1)可以在仿真中动态调整
SV理论知识一:数据类型
于 2023-07-28 11:45:44 首次发布