在编译之前需要先设置文件位顶层文件
在向BDF文件加入程序设计的模块时,先让文件set as top,然后生成.bsf文件
放大器左键放大,右键减小
.v和.bdf文件都要新建
.v只要写代码编译就行,.v的文件编译是有勾勾的三角
编译成功之后将.v文件生成.bsf就完事
删除.bdf文件并添加之前文件生成的.bsf:
.bdf文件设置.bsf之前先set at
.bdf要先打开这个文件才可以file设置.bsf
以上完之后就是把.v文件生成的.bsf的符号加如.bdf中----双击
再往.bdf文件中加如需要的输入,输出引脚
再将输入,输出引脚命名
搞完这个,先把这个文件set at(设置为顶层文件),再勾勾三角形编译,再进行下面的引脚分配
引脚分配:
assignments--pins
配置完--保存退出
错误原因:
。。。。。,but....---芯片选择错误
引脚高阻态和三态输入:
assignment---device--右下角device&pin option---configuration
use configuration-设置为EPCS1--确定
三态:
未定义引脚一定要设置为三态
assignment---device--右下角device&pin option---unused pin---
选择第一个as input tri-stated
搞完之上就是设置.bdf为set as 然后三角形编译.bdf文件直到成功
编译成功生成.sof文件
下面将.sof文件搞到硬件上:
跳线接到JTAG--接通试验箱电源--右边打开开关
点击主界面--倒数第三个按钮--左边add file 添加.sof为文件
确保program configure选中
兆功能模块的建立:
tool---M--gates--LPM_CONSTANT
注意,一定不要忘了选VERILOG HDL
所有需要添加到.bdf文件的代码模块都需要编译,creat...才有模块可以添加
修改芯片:
工程右键---setting---device
与门:
and2
JP6在芯片最右边