EDA技术实用教程 | 复习十四 | Quartus II工具的使用

一、新建工程需要设定的一些信息

如：工程名、目标器件、综合器、仿真器等。

新建工程步骤：

1. 打开并建立新工程管理窗口
2. 将设计文件加入工程中
3. 选择目标芯片
4. 工具设置
5. 结束设置

二、未使用的端口的设置

在进行目标器件端口设置时，通常将目标器件的闲置端口设置呈 三态输入 状态。

三、顶层文件的设置规则

如果要设置一个Verilog HDL File 文件为工程的顶层文件，需要将该文件名设置成与工程名同名。

四、全程编译

全程编译是对设计输入的多项处理操作，其中包括：输入文件的排错、数据网表文件的提取；逻辑综合、适配、装配文件生成；基于目标器件的工程时序分析；

五、时序仿真的基本步骤

1. 新建仿真文件
2. 设置仿真时间区域
3. 加载工程端口信号节点
4. 输入激励信号
5. 设置总线数据格式
6. 启动仿真器
7. 观察仿真结果

六、HDL综合器

HDL综合器是将较高层的设计描述自动转化为较低层次描述的过程，包括行为综合，逻辑综合和版图综合或结构综合，最后生成电路逻辑网表的过程。

七、仿真器

仿真器就是按照逻辑功能的算法和仿真库对设计进行模拟，以验证设计并排除错误的过程，包括功能仿真和时序仿真。

八、适配器

适配器（布局布线器）的任务是完成目标系统在器件上的布局布线，即将综合生成的电路网表映射到具体的目标器件中，并产生最终可下载文件的过程。

九、下载器

下载器（编程器）的功能是把适配后生成的编程文件下载到对应的实际器件、实现硬件设计。

十、下载到硬件系统的下载模式

1、直接配置：AS模式，掉电数据不丢失。（.pof）

2、间接配置：JTAG模式，掉电数据丢失。（.sof）