AD9361调试问题记录

1，AD9361配置完，dataclk时钟还是没有，抓AD数据的ila出不来。

解决思路：查看了AD9361的参考时钟40m的时钟质量是否达到，发现时钟没出来，调整好时钟后，dataclk有了

2，配置完成后，ila没采集到AD的底噪信号，采到的都是固定值。

解决思路：查看AD中配置的状态是什么，查看状态寄存器是否处于接收或者发射状态，寄存器014控制AD9361的状态，本次配置模式为FDD模式，确保状态处于FDD模式（信号接收和发射同时打开）。这样AD才能工作状态采到底噪。

3，DA输出的混频点不准确，比设置的混频点偏离5M左右。

解决思路：本次使用的是国产AD，通过ps按照AD9361上位机设置的寄存器配置的。通过调试发现混频点得按照厂家给的demo去配置才准确，且FDD模式较稳定些。

4，DA输出信号的底噪很高达到-50db

解决思路：怀疑是硬件带来的，可能是电源纹波，和时钟噪声带来的，后来硬件把参考时钟40m做了跳线，直接跳过电阻。底噪问题得到解决。

5，AD和DA的波形有毛刺

解决思路：可能是时序问题，调了AD，DA寄存器的的数据延时和时钟延时，还可以调试接收端和发射端的，时钟ip延时。