Modelsim仿真NCO ip核报找不到asj等库文件的错误的解决方法

已于 2023-09-26 14:34:13 修改
阅读量736 收藏 9
点赞数 2
文章标签： fpga开发
于 2023-09-26 11:29:57 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_64457726/article/details/133301605
版权

在用Modelsim仿真NCO IP核的时候报出了如下错误

# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(116): Instantiation of 'asj_nco_fxx' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(129): Instantiation of 'asj_altqmcpipe' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(147): Instantiation of 'asj_dxx_g' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(156): Instantiation of 'asj_dxx' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(163): Instantiation of 'asj_nco_apr_dxx' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(178): Instantiation of 'asj_nco_pxx' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(191): Instantiation of 'asj_gam_dp' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(203): Instantiation of 'asj_nco_as_m_dp_cen' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(215): Instantiation of 'asj_nco_as_m_cen' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(227): Instantiation of 'asj_nco_as_m_cen' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(241): Instantiation of 'asj_nco_madx_cen' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(252): Instantiation of 'asj_nco_mady_cen' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(265): Instantiation of 'asj_nco_derot' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(274): Instantiation of 'asj_nco_mob_w' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(283): Instantiation of 'asj_nco_mob_w' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
# ** Error: (vsim-3033) D:/CODE/nco/prj/ip/nco_st.v(295): Instantiation of 'asj_nco_isdr' failed. The design unit was not found.
# 
#         Region: /nco_tb/i_nco/nco_st_inst
#         Searched libraries:
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA/13.0/modelsim_ase/altera/verilog/cycloneive
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work
#             D:/CODE/nco/prj/simulation/modelsim/rtl_work

解决方法：

  1. 找到asj库文件的存放文件夹 D:/CODE/nco/prj/ip/nco-library/

  2. 然后把这个文件夹添加到 Simulate—>Start Simulation…—>Libraries里面
    在这里插入图片描述

  3. 然后在Modelsim中重新对nco.vo和nco_tb.v文件进行编译 Compile—>Compile…
    在这里插入图片描述

  4. 然后在Modelsim中重新进行仿真 Simulate—>Start Simulation…
    在这里插入图片描述

  5. 然后就会出现这个界面
    在这里插入图片描述

  6. 然后弹出波形窗口以后依次点击①Restart 和 ②Run -All就会开始出现波形
    在这里插入图片描述
    最后注意，由于NCO IP核仿真需要占用较大的磁盘空间，因此如果磁盘比较小的话可能会出现因为磁盘被占满而仿真中断的情况。
    所以遇到仿真中断的情况的时候需要返回去看一下是否磁盘被占满了。

wwwwwww.con
关注
  • 2
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Modelsim仿真出现vlog-12110报错与Objects为空解决方法
StanleyWell的博客
11-05 6008
一、问题描述 由于modelsim对新手的不友好，在仿真时可能出现各种错误。其中出错最大的可能就是由modelsim优化问题导致，即出现vlog-12110报错。此类问题有各种表现形式： 1、modelsim仿真报错Error loading design,vlog-C12110 2、modelsim仿真Objects为空，不显示输入输出 二、解决方法 对于这类问题，目前互联网上已经有很多文章，大家的方法也有差异，但笔者在出现此类问题时使用其他方法没有解决， ...
modelsim编译库问题
08-10
在做PCIE ip core仿真时，安装的modelsim se 10.0a在编译xilinx的unisims 一直提示can't determine language of ...
利用Modelsim仿真出现报错解决方法Error (suppressible): (vsim-3009)
2301_77007061的博客
07-25 1027
程序没有报错，TestBench也没有报错。再次运行modelsim。在modelsim报错。
Quartus中使用Modelsim仿真-找不到库?
最新发布
weixin_64365660的博客
10-01 882
强制删除文件夹powershell运行下方代码。
Modelsim仿真NCOip核
YuZhibo81的博客
02-11 1615
使用Quartus对NCOip核心进行设计，用modelsim对设计的模型进行仿真验证。
使用Quartus 18.0 的NCO ip核产生一个正弦信号，并用modelsim仿真（解决asj文件not define 问题）
guorui的博客
12-08 5843
使用Quartus 18.0 的NCO ip核产生一个正弦信号 NCO ip核的参数设置 .v文件的内容 module nco_test(clk,reset_n,clken,phi_inc_i,fsin_o,out_valid); input clk; input reset_n; input clken; input [15:0] phi_inc_i; output [9:0] fsin_o; output out_valid; nco_ip u1( .cl
使用Modelsim独立仿真Altera IP核
07-06
本文将详细介绍如何使用 Modelsim 独立仿真 Altera IP 核，避免了在 Quartus 中调用 Modelsim 时重复编译库的缺点，并且可以直接在 Modelsim 中进行操作，不再依赖于 Quartus。 1. 软件环境 使用的软件环境为 Win7...
ModelSim SE仿真Altera库的常见仿真错误问题合集
08-03
文章以问答的形式汇集了ModelSim SE仿真Altera库的常见仿真错误与解决办法。
如何仿真IP核(建立modelsim仿真库完整解析
01-06
一般而言，Modelsim 等 价仿真已经成为大众的常识，但是学习仿真是否学习 Modelsim，笔者则是一直保持保 留的态度。笔者认为，仿真是 Modelsim，但是 Modelsim 不是仿真，严格来讲 Modelsim 只是仿真所需的工具而已...
FPGA NCO IP设置 数字混频 + modelsim仿真.zip
06-10
数字混频的Veriloag代码，Quartus工程，含testbench仿真。程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效...
modelsim常见问题解决办法教程
01-07
这是modelsim仿真时的一些常见问题及其解决办法的教程，非常好用
ModelSimSE中添加ALTERA仿真库步骤Modelsim中文教程 仿真步骤 学习资料.zip
08-04
ModelSimSE中添加ALTERA仿真库步骤Modelsim中文教程 仿真步骤 学习资料: 2021_modelsim.ppt 2021_Modelsim中文教程.ppt 2021_Modelsim仿真步骤.ppt 2021_Modelsim仿真详细教程.ppt 2021_modelsim教程(中文).ppt 2021...
ModelSim-Altera路径找不到或者不正确的解决办法
热门推荐
weizhangyjs的博客
09-01 5万+
今天碰到一个坑，就是在quartus里面打开ModelSim-Altera进行仿真的时候报错，说是找不到路径。 一般的解决办法是： 在quartus中打开tool——options改正路径为D:\quartus\quartus13.1\modelsim_ase\win32aloem。也就是quartus安装路径下的win32aloem，因为当你点击右边三个点的按钮选取文件路径的时候在你的选项中...
Modelsim窗口恢复
weixin_42982290的博客
01-02 8109
#Modelsim窗口恢复 ModelSim窗口打乱后恢复到默认状态 点击“Layout”-> “Reset”即可
ModelSim： Module is not defined
随喜读书会的博客
06-10 7103
问题：在使用modelsim仿真的时候，编译相关文件，再仿真tb文件时报错。报错一般发生在调用了IP核的情况下，如下图所示： 原因：未添加仿真库文件，即下图中的prim_sim.v文件 解决方法： 在project窗口，右键 添加 “存在的文件”，找到prim_sim.v文件，并编译。之后再仿真即可。 ...
modelsim报错Error: (vsim-3033)
aria啵啵啵的博客
04-14 2112
高云modelsim联合仿真报错3033
quartus 13 利用IP核 NCO 生成dds出现Megawizard error解决
nx505j的博客
05-19 1246
利用IP核里面的NCO生产DDS时出现了以下错误： MegaWizard Error MegaCore Function Generation Error IP Functional Simulation Model Creation Failed. The following error was returned;Error: Quartus ll 32-bit Analysis & Synthesis was unsuccessful. 1 error, 2 warnings 我查看了网上很
Modelsim缺失库快速添加
yueqiu693的博客
08-22 3816
Modelsim缺失库快速添加 文章目录Modelsim缺失库快速添加前言一、.ini文件二、器件库配置1、将器件库放在modelsim文件夹下2、ini配置文件修改 前言 在单独使用modelsim时，假如要编译复杂的工程文件，可能会遇到特定器件库不存在而导致编译无法通过的问题，这篇文章主要介绍库的添加，网上很多教程针对modelsim库缺失的问题，都是一个一个库慢慢添加，很费时间，并且添加也不全面，这次介绍一个能快速添加多个库的办法（仅针对altera库） 一、.ini文件 配置库前，先了解一下in
Modelsim仿真出现Module altsyncram is not defined的解决方法
IC打工人学习笔记
06-11 8993
Modelsim仿真出现“Module 'altsyncram' is not defined.”解决方法1. 在Quartus II中选择Tools->Run Simulation Tool->RTL Simulation，进行仿真。2. 在打开的Modelsim中选择Simulate->Start Simulation，会看到五个标签页，选择Libraries，按图示方法添加库。3. 选择Library会看到库已经添加进来了。4. 选择文件进行仿真，问题已经解决。 本文给出了Model
modelsim找不到网表文件
07-28
您好，如果 ModelSim 找不到网表文件，可能是因为您没有将网表文件正确地添加到项目中。请按照以下步骤进行操作： 1. 确保您的网表文件位于正确的目录中，并且具有正确的文件扩展名（例如：.v、.sv、.vhd、.vhdl）。 2. 打开 ModelSim 并创建一个新的工作区或打开现有的工作区。 3. 在 ModelSim 的工作区中，使用以下命令将网表文件添加到项目中： ``` vlog <path_to_netlist_file> ``` 其中 `<path_to_netlist_file>` 是网表文件的路径。请确保在命令中包含正确的文件路径和文件名。 4. 如果您有多个网表文件需要添加，可以将上述命令多次使用，每次添加一个网表文件。 5. 检查 ModelSim 是否成功加载了网表文件。您可以使用以下命令列出已加载的设计单元： ``` vdir ``` 如果您仍然遇到问题，请提供更多详细信息，例如错误消息或其他相关的步骤，以便我们能够更准确地帮助您解决问题。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值