Modelsim Error(vsim-3033)：Instantiation of ‘fifo_generator_v13_2_3‘ failed. The design unit was not

于 2024-05-23 19:17:32 发布
阅读量981 收藏 9
点赞数 16
分类专栏： FPGA MODELSIM 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/read_book_con/article/details/139155600
版权

文章目录

问题描述

vivado与modelsim联合仿真时无法顺利完成，出现报错 Error(vsim-3033)：…/bd/system/ip/system_fifo_generator_0_0/sim/system_fifo_generator_0_0.v(291): Instantiation of ‘fifo_generator_v13_2_3’ failed.The design unit was not found.

解决方案

重新编译仿真库，具体步骤如下
1.在vivado首页，Tools–>Compile Simulation Libraries…，按下图操作后，点击Compile，等待大概半小时左右
image.png
2.编译完成后，在Tcl 控制台这里会输出一个报告
image.png
我这里输出结果有一个报错，这时就需要翻一下看看哪里出现了Error，最后发现ldcp_v2_0_2出现了error，不过我查一下，这个不影响，因为一般不会用到，具体这篇文章 有说。
image.png
image.png
3.打开设置，选择“Simulation” 选项卡
image.png
4.切换到"3rd Party Simulators"选项卡，如下设置，点击OK
image.png
5.运行仿真，接下就会弹出MODELSIM，选择需要仿真的信号，点击Run即可
image.png

提示

我之前试过直接换一个之前编译好的库，结果不行，现在找到原因 了。因为里面的modelsim.ini 文件使用的是绝对路径，如果要正常运行需要修改modelsim.ini 文件。
image.png

参考资料

Vivado与ModelSim的联合仿真_vivado选择modelsim10.6c-CSDN博客
modelsimSE-64 10.6安装及与vivado联合教程_modelsim10.6d安装教程-CSDN博客
Vivado与modelsim仿真卡在Executing analysis and compilation step界面的问题_executing elaborate step-CSDN博客

read_book_con
关注
  • 16
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
xilinx最新FIFO Generator v13.2 中文版
08-05
最新版xilinx ip核 FIFO Generator v13.2，欢迎大家下载一起交流资源。
# ** Error: (vsim-3033) F:/QuartusProject/ceshi/simulation/modelsim/key_led_vlg_tst.v(17): Instantia
最新发布
FY11111111的博客
04-02 322
1、在工程完整的情况下（在这里我拿“按键控制led”这个小设计为例进行说明，这个设计包括key_filter和led_ctrl两个小模块），也就说我把key_filter(按键消抖)和led_ctrl(led控制)的代码都实现以后，分别生成他们的原理图（这个操作步骤我在这里不再赘述），然后新建一个原理图文件，在这个原理图文件里将这两个模块用信号线连接（包括输入输出以及模块之间的信号流动）。那我前边也说过，由于modelsim无法识别原理图，所以我们解决这个问题的关键就是将这个原理图转换成.v文件就可以了。
Xilinx IP解析之FIFO Generator v13.2
热门推荐
徐大康的博客
12-05 1万+
Xilinx FIFO IP核详细解析，包含仿真
Modulesim Error: (vsim-3033) The design unit was not found的解决办法
hayiji的专栏
03-01 8325
找不到模块，有可能是你的模块名称写错了；模块语法有错误，没有编译成功；还有可能是库文件你没有包含进去。 下面讲讲加载库文件的方法。在我的上一篇文章中，已经给出了找到库中特定模块的方法。按照这个方法找到模块后，记住库的名称。 点击菜单Simulation->StartSimulation。在弹出的对话框中，选择Libraries标签页，点击Add...,在弹出的对话框中点击向下的箭头。 选中库就能加载这个库了。然后再进入Design标签页中，选择待仿真的模块，按下底部的OK即可进行仿真了。 .
MySQL相关知识点（原理、面试、工作）
本人拙笔，记录一些开发、面试中的笔记，希望能帮到你。
03-04 748
MySQL相关常识欢迎使用Markdown234新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎使用Markdown234 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mark
modelsim-with-FPGA.rar_FPGA 仿真_modelsim 仿真_modelsim-with-FPGA
09-19
使用modelsim对基于niosII处理器的FPGA开发系统进行软硬件联合仿真的方法。个人经验总结，在Altera QII 15.1环境下描述。希望能帮到正在做类似开发的工程师。
modelsim-SE-PLUS-6.5.zip_6 Plus_ModelSim 6.5_modelsim_modelsim 6
09-19
自己总结的关于modelsim6.5的一些用法，希望可以与大家分享
ModelSim-user-document.rar_modelsim_modelsim-altera_verilong
09-19
该文档介绍了modelsim 使用说明，主要介绍如何仿真verilong HDL 及 VHDL 等语言程序。
Example-b8-1.rar_4 3 2 1
09-23
使用ModelSim对Altera设计进行功能仿真的简要操作步骤 1.建立仿真工程 2.Altera仿真库的编译与映射 3.编译HDL源代码和Testbench 4.启动仿真器并加载设计顶层 5.打开观测窗口，添加信号 6.执行仿真
Example-b8-3.rar_modelsim do
09-21
根据ModelSim提供的命令或者Tcl/Tk语言的语法，将仿真Cmd流程的仿真命令依次编写到扩展名为“do”的宏文件中，然后直接执行这个DO文件，就可以完成整个仿真流程 1.创建目录，学习DO文件 2.启动ModelSim，执行DO文件 ...
FPGA学习：MODESIM与FPGA原理图联合仿真错误（VSIM 3033)
01-11 3049
在QUARTUS中编译能够成功，Modelsim仿真时出现如下错误 ：“erro: Instantiation of '***' failed. The design unit was not found"。原因：在Modelsim中只能新建HDL类的文件，而不能采用原理图输入的方式，即Modelsim不能识别”原理图输入“方式。 解决方法：首先，将原理图文件怎么变成HDL文件，FILE-&gt...
modelsim报错Error: (vsim-3033)
aria啵啵啵的博客
04-14 2094
高云modelsim联合仿真报错3033
Modelsim报错“Instantiation of ‘****‘ failed. The design unit was not found.”
qq_52450571的博客
07-13 5258
使用Modelsim进行仿真时出现错误：Instantiation of ‘****’ failed. The design unit was not found.在进行仿真测试文件编写时，引用了除被仿真的主体文件之外的其他模块，比如IP核、仿真模型等，出现报错：Instantiation of ‘****’ failed. The design unit was ...
ModelSim报错:Instantiation of ‘***‘ failed. The design unit was not found.
qq_59529218的博客
05-10 6645
在使用Quartus与ModelSim联合仿真时,由于使用了不可综合的module放在testbench中,导致出现标题中的错误,在ModelSim中提示上述错误并显示error loding design. 因此将原因和解决办法记录下来,防止以后忘记. 1.原因 在使用Quartus时,由于硬件原因,没有办法直接调试硬件参数,故使用一个不能被综合的module来给Top module提供数据,该module被例化在testbench中与Top module相连接. 该module无法被综合
【工程源码】【Modelsim常见问题】vsim-3033 Instantiation of ‘xxxx’ failed
zgmxs的专栏
02-22 6943
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。 问题原因 该问题经常出现在仿真时添加了其他模块辅助仿真，典型的如仿真模型，在小梅哥FPGA设计思想与验证方法视频教程里的按键消抖、串口接收里面都有这个过程，例如对于串口接收，我们在编写testbench仿真接收模块时，使用了串口发送模块来产生测试数据，而串口发送模块并不包...
vivado与modelsim联合仿真
mkelehk的专栏
11-12 4642
1，创建modelsim工程，除了将自己的代码拷贝到工程里面外，还需要将vivado生成的fifo ip下用于仿真的源文件：sim/xxx.v（此处为fifo_dl.v）拷贝进modelsim工程里： 编译通过后，选中“Simulate->Start simulation...”添加预先编译好的vivado库fifo_generator_v13_2_1路径： 最后，开始仿真： ...
VCS编译xilinx IP核
mu_guang_的博客
11-14 2986
目录1. 背景2. 出现的问题2.1 vivado编译IP库时显示版本不对2.2 vhdlan编译一直报错2.3 编译报错undefined identifier 1. 背景 vivado2018.03 vcs O-2018.09-SP2 2. 出现的问题 2.1 vivado编译IP库时显示版本不对 ERROR: [Vivado 12-4686] Simulator version check command failed:"/home/fpga-0/software/synopsys2018/vcs_2
那些年在FPGA踩过的坑（一）
Hold人民币的博客
04-25 2722
那些年在FPGA踩过的的坑（一）1、Error（10028）：Can't resolve multiple constant drivers for net “ ” at **.v2、modesim找不到某某文件3、网上FFT实例使用方法4、跨时钟域处理单元5、高共模抑制比放大电路6、FFT使用6.1 Github上面DE2-115傅里叶变换例子6.1 fft函数的用法及关键问题详解7、低通滤波器...
fifo_generator核
09-01
fifo_generator核是一种IP核，可以用于创建FIFO（First In, First Out）缓冲区。它被设计成只与自由运行的写和读时钟一起工作，并且可以通过写使能信号(wr_en)和读取使能信号(rd_en)来控制FIFO的操作。该核具有多个端口，包括时钟信号(clk)、复位信号(rst)、数据输入端口(din)、写使能信号(wr_en)、读取使能信号(rd_en)、数据输出端口(dout)、FIFO满状态信号(full)、FIFO空状态信号(empty)等。在使用fifo_generator核时，可以通过配置IP核的参数和端口来满足具体的需求。如果需要了解更多关于FIFO Generator核的信息，可以访问Xilinx的官方网站进行下载相应的说明文档。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *3* [Xilinx_FIFO_IP核的使用](https://blog.csdn.net/qq_40147893/article/details/107727448)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *2* [【PG057】FIFO Generator IP核学习](https://blog.csdn.net/lum250/article/details/120641213)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值