Modelsim Error(vsim-3033)：Instantiation of ‘fifo_generator_v13_2_3‘ failed. The design unit was not

于 2024-05-23 19:17:32 发布
阅读量1.8k 收藏 12
点赞数 17
分类专栏： FPGA MODELSIM 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/read_book_con/article/details/139155600
版权

文章目录

问题描述

vivado与modelsim联合仿真时无法顺利完成，出现报错 Error(vsim-3033)：…/bd/system/ip/system_fifo_generator_0_0/sim/system_fifo_generator_0_0.v(291): Instantiation of ‘fifo_generator_v13_2_3’ failed.The design unit was not found.

解决方案

重新编译仿真库，具体步骤如下
1.在vivado首页，Tools–>Compile Simulation Libraries…，按下图操作后，点击Compile，等待大概半小时左右
image.png
2.编译完成后，在Tcl 控制台这里会输出一个报告
image.png
我这里输出结果有一个报错，这时就需要翻一下看看哪里出现了Error，最后发现ldcp_v2_0_2出现了error，不过我查一下，这个不影响，因为一般不会用到，具体这篇文章 有说。

最低0.47元/天 解锁文章
erro: "Instantiation of '***' failed. The design unit was not found"
jack2010666的专栏
07-11 2万+
在FPGA的设计中，经常会遇到此类问题，如题目所示--"erro: Instantiation of '***' failed. The design unit was not found"，之前在QUARTUS中编译都能成功，然而到了用Modelsim仿真时，就出现这个问题，之后也在网上查阅了许多的资料，都没得到想要的答案。后来终于在国外的一篇博文中得到解答。     其问题在于，我们在用HD
xilinx最新FIFO Generator v13.2 中文版
08-05
最新版xilinx ip核 FIFO Generator v13.2，欢迎大家下载一起交流资源。
Modelsim报错：The design unit was not found 或 Module XXX is not defined
LacyExsale的博客
07-21 8256
Modelsim报错：**Error: (vaim-3033)G: /amei fpga tem/claa/cla1 fifo/pr/./testbench/mdcf t.(34): Intatatio of mydcfio failed. The design unit was not found 问题原因：tb文件中被例化的模块（需要被仿真的模块）没有被设置为顶层 解决方案：将被例化的模块设置为顶层 ...
# ** Error: (vsim-3033) F:/QuartusProject/ceshi/simulation/modelsim/key_led_vlg_tst.v(17): Instantia
FY11111111的博客
04-02 725
1、在工程完整的情况下（在这里我拿“按键控制led”这个小设计为例进行说明，这个设计包括key_filter和led_ctrl两个小模块），也就说我把key_filter(按键消抖)和led_ctrl(led控制)的代码都实现以后，分别生成他们的原理图（这个操作步骤我在这里不再赘述），然后新建一个原理图文件，在这个原理图文件里将这两个模块用信号线连接（包括输入输出以及模块之间的信号流动）。那我前边也说过，由于modelsim无法识别原理图，所以我们解决这个问题的关键就是将这个原理图转换成.v文件就可以了。
使用modesim仿真的坑记录所有解决方法
ZhangLH66的博客
05-23 3201
使用modesim软件进行仿真： 在这个过程中遇到了很多问题，在这个文档中我将详细记录，在以后的工程设计中以备查看 首先将文件中的sim下Video_Image_Processor_TB文件整个复制粘贴到modesim的根目录中的examples 文件下，打开MPF文件，会自动打开modesim软件，这时候点击compile all会发现基本上所有的文件都不能发现；然后就需要将原有的文件都从工程中（注意不是从硬盘中删除）删除，然后添加已有的文件进入工程。这时候发现可以编译通过了，但是会发现直接仿真会错误：而
【工程源码】【Modelsim常见问题】vsim-3033 Instantiation of ‘xxxx’ failed
zgmxs的专栏
02-22 8235
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。 问题原因 该问题经常出现在仿真时添加了其他模块辅助仿真，典型的如仿真模型，在小梅哥FPGA设计思想与验证方法视频教程里的按键消抖、串口接收里面都有这个过程，例如对于串口接收，我们在编写testbench仿真接收模块时，使用了串口发送模块来产生测试数据，而串口发送模块并不包...
modelsim报错Error: (vsim-3033)
aria啵啵啵的博客
04-14 2596
高云modelsim联合仿真报错3033
Modulesim Error: (vsim-3033) The design unit was not found的解决办法
hayiji的专栏
03-01 9738
找不到模块，有可能是你的模块名称写错了；模块语法有错误，没有编译成功；还有可能是库文件你没有包含进去。 下面讲讲加载库文件的方法。在我的上一篇文章中，已经给出了找到库中特定模块的方法。按照这个方法找到模块后，记住库的名称。 点击菜单Simulation->StartSimulation。在弹出的对话框中，选择Libraries标签页，点击Add...,在弹出的对话框中点击向下的箭头。 选中库就能加载这个库了。然后再进入Design标签页中，选择待仿真的模块，按下底部的OK即可进行仿真了。 .
Modelsim报错“Instantiation of ‘****‘ failed. The design unit was not found.”
qq_52450571的博客
07-13 6361
使用Modelsim进行仿真时出现错误：Instantiation of ‘****’ failed. The design unit was not found.在进行仿真测试文件编写时，引用了除被仿真的主体文件之外的其他模块，比如IP核、仿真模型等，出现报错：Instantiation of ‘****’ failed. The design unit was ...
ModelSim报错:Instantiation of ‘***‘ failed. The design unit was not found.
qq_59529218的博客
05-10 8274
在使用Quartus与ModelSim联合仿真时,由于使用了不可综合的module放在testbench中,导致出现标题中的错误,在ModelSim中提示上述错误并显示error loding design. 因此将原因和解决办法记录下来,防止以后忘记. 1.原因 在使用Quartus时,由于硬件原因,没有办法直接调试硬件参数,故使用一个不能被综合的module来给Top module提供数据,该module被例化在testbench中与Top module相连接. 该module无法被综合
modelsim-with-FPGA.rar_FPGA 仿真_modelsim 仿真_modelsim-with-FPGA
09-19
本主题聚焦于使用ModelSim进行FPGA仿真，特别是针对包含NiosII处理器的系统进行软硬件联合仿真。ModelSim是一款强大的、广泛使用的 VHDL 和 Verilog 仿真器，它支持多种硬件描述语言，能够处理复杂的数字系统设计。 ...
modelsim-SE-PLUS-6.5.zip_6 Plus_ModelSim 6.5_modelsim_modelsim 6
09-19
《ModelSim 6.5 使用指南》 ModelSim是一款广泛应用于数字系统设计验证的仿真工具，尤其在VHDL和Verilog语言的仿真领域中占据了重要地位。此文档主要针对ModelSim 6.5版本进行详细讲解，旨在帮助用户更好地理解和...
ModelSim-user-document.rar_modelsim_modelsim-altera_verilong
09-19
本手册针对ModelSim-ALTERA版本，将深入探讨如何有效利用该工具进行Verilong HDL以及VHDL程序的仿真，以助力工程师们在设计流程中实现精确、高效的验证。 一、ModelSim简介 ModelSim是 Mentor Graphics 公司推出的...
FPGA学习：MODESIM与FPGA原理图联合仿真错误（VSIM 3033)
01-11 3286
在QUARTUS中编译能够成功，Modelsim仿真时出现如下错误 ：“erro: Instantiation of '***' failed. The design unit was not found"。原因：在Modelsim中只能新建HDL类的文件，而不能采用原理图输入的方式，即Modelsim不能识别”原理图输入“方式。 解决方法：首先，将原理图文件怎么变成HDL文件，FILE-&gt...
【调用IP宏文件进行仿真】modelsim仿真时出现 Instantiation of 'xxx' failed. The design unit was not found....
weixin_30240349的博客
07-08 2804
出现错误类似：modelsim 仿真fifo时出现 Error: (vsim-3033) E:/Programs/ModelSim/fifo/ps2_fifo.v(75): Instantiation of 'scfifo' failed. The design unit was not found.仿真波形不对，调用的ip核没有输出（白色虚线）等情况，都是因为没有在仿真工程中加入ip宏...
FPGA IP PLL 实验 Instantiation of ‘ip_pll‘ failed. The design unit was not found
weixin_54381791的博客
05-04 768
modelsim运行仿真时，出现Instantiation of 'ip_pll' failed. The design unit was not found问题，可能是modelsim中没有添加顶层文件，导致实例化失败。解决办法：在modelsim中添加rtl文件中的ip_pll.v文件，再重新仿真编译一次，错误消失。
[Libero]ERROR: No extended dataflow license exists或者Instantiation of ‘xxx‘ failed. The desig
weixin_64369714的博客
11-06 2182
报错信息含有Instantiation of 'xxx' failed. The design unit was not found.在左侧工具栏点击下边第二个选项卡Design Hierarchy。翻译为: “xxx”的实例化失败。然后右键你需要综合的module,选择第一个。若在对module进行综合时报错。然后再进行综合,问题就解决了。在以下界面可以查看到报错信息。
Xilinx IP解析之FIFO Generator v13.2
热门推荐
徐大康的博客
12-05 2万+
Xilinx FIFO IP核详细解析，包含仿真
富文本编辑器开发：Vue3+TipTap核心功能实现.pdf
最新发布
05-14
文档支持目录章节跳转同时还支持阅读器左侧大纲显示和章节快速定位，文档内容完整、条理清晰。文档内所有文字、图表、函数、目录等元素均显示正常，无任何异常情况，敬请您放心查阅与使用。文档仅供学习参考，请勿用作商业用途。 Vue 3是一款备受瞩目的JavaScript框架，它采用了基于Proxy的响应式系统，显著提升了性能和调试能力。其Composition API带来了更高效的逻辑组织方式，使代码复用变得轻而易举。Tree-shaking支持让打包后的文件体积更小，进一步优化了应用性能。Vue 3还与TypeScript深度集成，提供了更完善的类型推导，让开发过程更加顺畅。无论是构建大型应用还是小型项目，Vue 3都能凭借其出色的性能和灵活的架构，帮助开发者高效完成任务，是现代Web开发的理想选择。
Error: (vsim-3033) D:/design/part/vga_bk2/pll2/pll2_0002.v(78): Instantiation of 'altera_pll' failed
03-30
### 解决方案分析 在仿真过程中遇到 `(vsim-3033)` 和 `(vsim-3473)` 类型的错误通常表明实例化的组件未被正确绑定到实际的设计单元。以下是针对 `altera_pll` 实例化失败问题的具体解决方案。 #### 1. 检查 IP 核是否已正确导入 如果使用的是 Altera PLL 或其他第三方 IP 核，需确认该 IP 核的相关 `.V` 文件或其他描述文件已被正确添加至仿真工程中[^2]。对于 Verilog 设计，确保以下几点： - IP 核对应的 RTL 文件路径已在 ModelSim 工程中配置。 - 如果有额外的库依赖（如 Quartus 提供的标准库），则需要将其链接到仿真环境中。 ```verilog // 示例：Verilog 中 PLL 的典型实例化方式 altpll pll_instance ( .inclk0(clk_in), // 输入时钟信号 .c0(clk_out), // 输出时钟信号 .locked(locked_signal)// 锁定状态输出 ); ``` #### 2. 验证库映射设置 ModelSim 可能无法找到特定设计单元的原因之一是没有正确加载所需的库。例如，Xilinx 用户可能需要手动编译并映射 Xilinx 库[^3]。同样地，Altera 用户也需要完成类似的步骤来支持其专用 IP 核： - 使用 Quartus Prime 软件生成的仿真脚本初始化环境变量。 - 将生成的 `.so` 或 `.dll` 动态链接库复制到指定位置以便于 ModelSim 加载。 #### 3. 修改顶层模块中的端口连接 有时由于拼写错误或者参数不匹配也会引发此类警告消息。因此建议重新审视顶层设计文件里有关 `U0:test1s25board` 这一部分的内容是否存在语法上的瑕疵[^1]: ```vhdl -- VHDL 版本下的 U0 组件声明与端口映射示例 COMPONENT test1s25board IS PORT( clk : IN STD_LOGIC; reset_n : IN STD_LOGIC; data_in : IN STD_LOGIC_VECTOR(7 DOWNTO 0); data_out : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END COMPONENT; U0: test1s25board PORT MAP( clk => system_clk, reset_n => global_reset, data_in => input_data, data_out => output_data); ``` 上述代码片段展示了如何正确定义以及调用子模块 `test1s25board` 并为其分配具体的物理引脚关系。 --- ### 总结 通过仔细核查IP核引入状况、调整好相应的软件开发套件(SDK)所提供的辅助资源包、再加上精确无误地编写硬件描述语言(HDL)，可以有效规避掉像`(vsim-3033)`这样的常见难题。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值