基于NIOS-II软核流水灯实现

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

---

一、实验目的

（1）学习 Quartus Prime 、Platform Designer、Nios II SBT 的基本操作；
（2）初步了解 SOPC 的开发流程，基本掌握 Nios II 软核的定制方法；
（3）掌握 Nios II 软件的开发流程，软件的基本调式方法。

二、实验设备

硬件：PC 机、DE2-115 FPGA 实验开发平台；
软件：Quartus Prime 18.1、Platform Designer、Nios II SBT

三、实验内容

使用 FPGA 资源搭建一个简单 Nios II 处理器系统，具体包括：
(1) 在 Quartus Prime 中建立一个工程；
(2) 使用 PD 建立并生成一个简单的基于 Nios II 的硬件系统；
(3) 在 Quartus Prime 工程中编译基于 Nios II 的硬件系统并生成配置文件.sof；
(4) 在 Nios II SBT 中建立对应硬件系统的用户 C/C++工程，编写一简单用户程序，在
Nios II SBT 中编译程序生成可执行文件.elf；
(5) 将配置文件.sof 和可执行文件.elf 都下载到 FPGA 进行调试运行。

四、实验原理

控制 LED 灯闪烁的用户程序代码很小，可将其固化在片内 ROM 来执行。变量、堆栈
等空间使用片内 RAM，不使用任何片外存储器。整个系统的框图如图 1 所示。
从图 1.1 控制 LED 闪烁的系统框图可知，其它逻辑与 Nios II 系统一样可存在于 FPGA
中。Nios II 系统可与其它片内逻辑相互作用，取决于整个系统的需要。为了简单起见，本实
验在 FPGA 内不包括其它逻辑。

五、实验步骤

1. 新建工程
2. Qsys 系统设计
   点击 Tools 下拉菜单下的 Qsys 工具
   启动 Qsys 后，点击 File —> save，如图 1.7 所示，在文件名中填写为 kernel，后点击 OK
   鼠标放在 clk_0 处点击右键 Edit 或是双击 clk_0 元件，对 Clock 进行时钟设置，设为为 50M
   
   
   添加 CPU 和外围器件
   添加 Nios II 32-bit CPU

在 “component library” 标签栏中找到 “Nios II Processor” 后点击 Add

在 ”Caches and Memory Interfaces” 标签栏中保持默认设置 （Instruction Cache 选择
4Kbytes）

在 ”Advanced Features” 标签栏中保持默认设置

在 ”MMU and MPU Settings” 标签栏中保持默认设置

在 ”JTAG Debug Module” 标签栏中保持默认设置
依次添加组件






进行连线




得到元件图
配置原理图

进行仿真


写入代码


实现效果

总结

（1）学习 了解了Quartus Prime 、Platform Designer、Nios II SBT 的基本操作；
（2）初步了解了 SOPC 的开发流程，基本掌握 Nios II 软核的定制方法；
（3）掌握了 Nios II 软件的开发流程，软件的基本调式方法