![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA学习笔记
文章平均质量分 91
楠了个难
这个作者很懒,什么都没留下…
展开
-
DDS信号的发生器(验证篇)——FPGA学习笔记8
DDS(Direct Digital Synthesizer)即数字合成器,是一种新型的频率合成技术,具有低成本、低功耗、高分辨率、频率转换时间短、相位连续性好等优点,对数字信号处理及其硬件实现有着很重要的作用。DDS的基本结构主要由相位累加器、相位调制器、波形数据表 ROM、 D/A 转换器等四大结构组成,其中较多设计还会在数模转换器之后增加一个低通滤波器(LPF)。DDS 基本结构图如下图所示。由上图可以看出, DDS 主要由相位累加器、相位调制器、波形数据表以及 D/A 转换器构成。原创 2024-06-23 13:19:09 · 989 阅读 · 0 评论 -
FPGA花式点灯————基于按键三段式状态机消抖
本次设计使用三段式状态机进行编写,实现按键消抖同时控制led亮灭,消抖原理如下:前沿抖动以及后沿抖动持续时间约为5-10ms,稳定状态持续时间位20-40ms//20ms1、了解消抖原理2、了解状态机编写方法3、学习描绘状态转换图4、学习状态机编写逻辑。原创 2023-10-02 19:20:35 · 627 阅读 · 1 评论 -
DAC测试实验——FPGA学习笔记7
DAC全称Digital to Analog Converter,即数模转换器。它用于将主控芯片产生的数字值(0和1)转换为模拟值(电压值)。原创 2024-06-14 16:39:27 · 920 阅读 · 0 评论 -
程序固化——FPGA学习笔记6
BIN:一般是由Vivado软件编译产生的,存储在特定目录下的二进制文件MCS:一般通过VivadoGUl界面操作或者TCL命令生成,MCS文件里包含了BIN文件的内容,除此之外,每行的开始有地址信息,最后一个Byte是CRC校验信息。原创 2024-06-12 13:43:37 · 652 阅读 · 0 评论 -
ARP测定实验——FPGA学习笔记5
一、实验任务一、实验任务本节的实验任务是使用FPGA开发板上的以太网接口,和上位机实现 ARP请求和应答的功能。当上位机发送ARP请求时,开发板返回ARP应答数据。当按下开发板的触摸按键时,开发板发送ARP请求,此时上位机返回应答数据。原创 2024-03-27 21:39:11 · 914 阅读 · 0 评论 -
Xilinx原语——FPGA学习笔记4
一、XILINX器件原语原语,是FPGA厂商针对其器件特征开发的一系列常用模块的名称。原语是FPGA芯片中基本元件,代表FPGA中实际拥有的硬件逻辑单元,如LUT,D触发器,RAM等。原语在设计中可以直接例化使用,是最直接的代码输入方式,原语和HDL原语的关系,类似于汇编语言和C语言的关系。Xilinx公司的原语按功能分为10类,包括计算组件、I/O端口组件、寄存器、时钟组件、处理器组件、移位寄存器、配置和检测组件、RAM/ROM组件、Slice/CLB组件以及吉比特收发器组件。原创 2024-03-10 20:51:19 · 1267 阅读 · 1 评论 -
FPGA千兆网口数据传输MDIO接口——FPGA学习笔记3
UDP(User Datagram Protocol,用户数据报协议)是一种无连接的网络传输协议,位于OSI模型的传输层。以下是UDP网络协议的简介:(1)无连接性:UDP是一种无连接的协议,发送端在发送数据之前不需要与接收端建立连接,也不会维护连接状态。(2)面向数据报:UDP以数据报(Datagram)的形式传输数据,每个数据报都是独立的,互相之间没有关联。(3)不可靠性:UDP不提供数据可靠性保证,数据报可能会丢失、重复或无序到达。也不会进行数据校验和重传。原创 2024-03-10 12:58:50 · 1960 阅读 · 2 评论 -
FPGA实现DDR3读写操作,乒乓操作——FPGA学习笔记1
外部输入数据流通过输入数据流选择单元将数据流输入到数据缓存模块,比较常用的存储单元有双口RAM,FIFO,SDRAM等。在第一个缓冲周期,数据流通过“输入数据流选择单元”将数据写入“数据缓冲模块1”。写完之后进入第二个缓冲周期,在第二个缓冲周期数据流通过“输入数 据流选择单元”将数据写入到“数据缓冲模块2”的同时“输出数据流选择单元”将“数据缓冲模块1”的数据流读出,此时进入第三个缓冲周期。在第三个缓冲周期数据流通过“输入数据流选择单元”将数据写入到“数据缓存模块1”的同时将“数据缓冲模块2”的数据读出。原创 2024-02-03 22:23:15 · 3997 阅读 · 1 评论 -
FPGA实现双口RAM的乒乓操作——FPGA学习笔记2
外部输入数据流通过输入数据流选择单元将数据流输入到数据缓存模块,比较常用的存储单元有双口RAM,FIFO,SDRAM等。在第一个缓冲周期,数据流通过“输入数据流选择单元”将数据写入“数据缓冲模块1”。写完之后进入第二个缓冲周期,在第二个缓冲周期数据流通过“输入数 据流选择单元”将数据写入到“数据缓冲模块2”的同时“输出数据流选择单元”将“数据缓冲模块1”的数据流读出,此时进入第三个缓冲周期。在第三个缓冲周期数据流通过“输入数据流选择单元”将数据写入到“数据缓存模块1”的同时将“数据缓冲模块2”的数据读出。原创 2024-02-20 23:08:19 · 1591 阅读 · 0 评论