初始Vitis——ZYNQ学习笔记1

一、Vitis是什么

        Vitis 统一软件平台的前身为 Xilinx SDK，从 Vivado 2019.2 版本开始， Xilinx SDK 开发环境已统一整合到全功能一体化的 Vitis 中。 Vitis 开发平台除了启动方式、软件界面、使用方法与 SDK 开发平台略有区别，其他操作几乎一模一样。 Vitis 可以采用 C、 C++或 Python 开发以嵌入式处理器为核心的嵌入式系统， 可实现在 Xilinx 异构平台（包括 FPGA、 SoC 和 Versal ACAP）上开发嵌入式软件和加速应用。 它可为边缘、云和混合计算应用加速提供统一编程模型。 Vitis 可以利用与高层次框架的集成，通过加速库采用 C、 C++或Python 进行开发，或者使用基于 RTL 的加速器和低层次运行时 API 对实现方案进行粒度更精确的控制。 Vitis是应用 IDE（ 集成开发环境）， 可实现真正的同构及异构多处理器设计、调试和性能分析。

        Vitis 统一软件平台是一种新增工具，用于将赛灵思软件开发的方方面面全部组合到统一的环境内。Vitis 软件平台支持 Vitis 嵌入式软件开发流程以满足希望迁移至下一代技术的赛灵思软件开发套件(SDK) 用户的使用需求，也支持 Vitis 应用加速开发流程，以满足希望使用基于赛灵思 FPGA 的最新软件加速功能的软件开发者的需求。

二、Vitis开发流程

        使用 Vitis 进行嵌入式设计开发包括两部分，分别是硬件设计和软件设计。硬件设计使用到的工具是Xilinx 提供的 Vivado 套件，软件设计使用 Xilinx 提供的 Vitis 统一软件平台。

        在 Vivado 中我们可以在 Block Design 中搭建嵌入式处理系统，然后生成包含硬件信息的 XSA（ Xilinx Shell Archive）文件。利用 XSA 文件在 Vitis 软件中搭建硬件平台，进行软件设计和调试。

下图是 Vitis 统一平台的嵌入式系统开发流程图：

第一步： 创建 Vivado 工程， 创建方法和《ZYNQ 之 FPGA 开发指南》中描述的步骤一致。

第二步：使用 IP 集成器创建嵌入式处理系统，包括配置 Processing System IP、其他需要的 IP 核以及外围设备。

第三步：对已经验证好