riscv的load和store

m0_71354184

已于 2024-02-21 16:46:39 修改

阅读量475

点赞数 5

文章标签： risc-v

于 2024-01-14 11:24:39 首次发布

本文链接：https://blog.csdn.net/m0_71354184/article/details/135580865

版权

在RISC 中，CPU并不会对内存中的数据进行操作，所有的计算都要求在寄存器中完成。而寄存器和内存的通信则由单独的指令来完成。而在CSIC中，CPU是可以直接对内存进行操作的

risc-v架构使用load指令和store指令访问存储器，其他指令无法访问存储器，该方案使得处理器核的硬件设计变得简单。

这里说的load就是从存储器memory里面读出数据到寄存器组register files，store正好相反

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

m0_71354184

关注关注

5
点赞
踩
8

收藏

觉得还不错? 一键收藏
1
评论
riscv的load和store

riscv的load和store
复制链接

扫一扫

【RISC-V】risc-v架构学习笔记（架构初学）

m0_67403188的博客

07-31

7441

RISC-V架构提供31个用户可修改的通用(基本)寄存器，即x1到x31，以及一个额外的只读寄存器x0，硬连接到0。x0寄存器的一个常见用途是帮助将其他寄存器初始化为零。共有31个通用寄存器。其中7个是临时寄存器(t0t6)。a0a7用于函数参数。s0s11用于保存寄存器或函数定义内。一个堆栈指针，一个全局指针和一个线程指针寄存器。一个返回地址寄存器(x1)，用于存储函数调用的返回地址。一个程序计数器(pc)。PC保存着当前指令的地址。所有寄存器都可以作为通用寄存器使用。...

RISC-V指令集——Store指令Load指令

weixin_42365433的博客

12-08

1895

lui指令是为了扩展位数，方便观察后面按字节，按半字，按字加在数据。

1 条评论您还未登录，请先登录后发表或查看评论

RSICV——存储器访存指令load/store

知识，既贵，又便宜。

07-09

6516

1. load/store 存储器访问指令该指令是RISCV架构专门用来访问存储器的指令，其他任何指令均无法访问存储器。一般load采用I型指令格式，store采用S型指令格式。有效字节地址是通过将寄存器rs1与符号扩展的12位偏移量相加而获得的。Load指令将存储器中的一个值复制到寄存器rd中。 Store指令将寄存器rs2中的值复制到存储器中。load/store指令是让寄存器和存储器进行数据交换，虽然不存在运算，但是都会经过完整的数据通路。举例说明指令执行过程：例如sw rs2, imm(r

RISC-V 指令详解

strongerHuang

10-14

6241

关注+星标公众号，不错过精彩内容作者 |Vinson转载 |漫谈嵌入式RISC-V是当下热门的技术，值得大家学习，这里分享一份关于RISC-V指令的内容给大家。1. 指令集1.1 指令集指令集是一个CPU的基石，要实现CPU 计算和控制功能，就必须定义好一系列与硬件电路相匹配的指令系统.指令就是我们交代CPU 要执行的操作，指令集就可以简单理解为指令的集合。我们把cpu 能够识别的指令汇总在一...

RISC-V vector扩展

qq_40379102的博客

07-07

1929

RISC-V 向量扩展

RISC-V常用指令学习笔记

JIUMAO1128的博客

11-13

6054

R-type,S-type,I-type,B-type,J-type,乘除法指令介绍

RISC-V 向量指令集研究 (一)

RISCV_SDU的博客

12-28

3041

传统的通用处理器都是标量处理器，一条指令执行只得到一个数据结果。但对于图像、信号处理等应用，存在大量的数据并行性计算操作，这个时候，提高数据的并行性从而提高运算的性能就显得尤为重要。因此，SIMD技术应运而生。SIMD的英文全称是Single Instruction Multiple Data，即单指令流多数据技术，SIMD的概念是相对于SISD（Single Instruction Single Data，单指令流单数据）提出的。

【RISC-V 指令集】RISC-V 向量V扩展指令集介绍(五)- 向量加载和存储

最新发布

u011376987的博客

04-04

2268

以下是《riscv-v-spec-1.0.pdf》文档的关键内容：这是一份关于向量扩展的详细技术文档，内容覆盖了向量指令集的多个关键方面，如向量寄存器状态映射、向量指令格式、向量加载和存储操作、向量内存对齐约束、向量内存一致性模型、向量算术指令格式、向量整数和浮点算术指令、向量归约操作、向量掩码指令、向量置换指令、异常处理以及标准向量扩展等。首先，文档定义了向量元素和向量寄存器状态之间的映射关系，并阐述了向量指令的格式。

关于RISCV存储器访问指令的分析

mcupro的专栏

02-15

3813

RISC V 32I 指令访问存储器指令有load和STORE两类。这里说的load就是从存储器memory里面读出数据到寄存器组register files。而store正式相反的方向。无论是load还是store我总结都有如下特点： 1，地址的生成都是一个寄存器的数值+一个立即数的偏移量（此立即数是有符号扩展）。 2，都是直接跟寄存器进行数据交换，也就是从寄存器到存储器不存在运算，都是...

计算机系统基础（六）之RISC-V汇编

qq_38915354的博客

07-04

1万+

系列文章目录文章目录系列文章目录前言一、RISC-V汇编语言简介汇编语言的优缺点二、汇编语言语法介绍三、编译工具1.汇编器1.汇编器1.汇编器1.汇编器2.读入数据总结前言之前简单的讲过了RISC-V指令集，接下来我将简单的介绍一下RISC-V的汇编。更直观的去了解，C语言程序如何一步步变成机器语言并让机器执行程序。提示：以下是本篇文章正文内容，下面案例可供参考一、RISC-V汇编语言简介汇编语言（Assembly Language）是一种“低级”语言，属于第二代计算机语言，它用一些容易理

Risc-V 内核

zhuimeng_ruili的博客

01-31

4055

关于RISC-V在伯克利大学诞生的经历，本节在此不做重复赘述。因为多年来在CPU领域已经出现过多个免费或开放的架构，很多高校也在科研项目中推出过多种指令集架构。因此，当笔者第一次听说RISC-V之时，以为又是一个玩具，或纯粹学术性质的科研项目而不以为意。直到笔者亲自通读了一遍RISC-V的架构文档，不禁为其先进的设计理念所折服。同时，RISC-V架构的各种优点也得到了众多专业人士的青睐好评和众多商业公司的相继加盟。并且2016年RISC-V基金会的正式启动在业界引起了不小的影响。如此种种，使得RIS

【RISC-V_SoC】蜂鸟E203学习笔记

m0_51186267的博客

05-31

3134

处理器的流水线结构是处理器微架构最基本的一个要素，犹如汽车底盘对于汽车一般具有基石性的。作用，它承载并决定了处理器其他微架构的细节。

RISC-V学习（一）

Caramel_biscuit的博客

10-15

1989

RISC-V诞生于近十年，而大多数指令集诞生于20世纪70年代，并且它是一个开源的指令级架构。与所有的旧架构不同，它的未来不受任何单一公司的浮沉或一时兴起的决定的影响。它属于一个开放的，非盈利性质的基金会。RISC-V基金会的目标是保持RISC-V的稳定性，仅仅出于技术原因缓慢而谨慎地发展它，并试图让它之于硬件如同Linux之于操作系统一样受欢迎。

Load-Store体系结构

yongchaocsdn的博客

02-25

1万+

转载自:http://blog.sina.com.cn/s/blog_6388674201011d5v.html 无论是体系结构还是指令集，大家或多或少都应该对X86汇编有些了解，而对于嵌入式领域已被广泛采用的ARM 处理器，了解的可能并不多。如果你有兴趣从事嵌入式方面的开发，那么了解一些RISC 体系结构和ARM汇编的知识还是有必要的。这里，我们找出了这两种体系结构最明显的不同之处，并对此进

系统学习ARM之三 --load/store指令--装载和存储指令

老鹏

09-28

5991

寄存器装载存储指令

RISC-V ISA 学习笔记(1) 指令集介绍及基本指令集RV32I v2.0

New_Horizon_的博客

05-20

3万+

@[TOC](RISC-V ISA 学习笔记(一)) （1）RISC-V指令集介绍 RISCV指令集是UC Berkley 大学设计的第五代开源 RISC ISA, V 暗示了支持变种（Variations）和向量（Vector）,其中数据的并型加速功能也是设计的明确目标，这是当今专用硬件的一个重要发展方向。 RISC ISA相对于成熟的指令集来说有开源、简捷、可扩展、和后发优势（没有历史包袱...

一种全新的指令集架构RISC-V

p340589344的专栏

09-02

1万+

目录 RISC-V指令集架构介绍通用寄存器模型 RISC-V特权级 RISC-V指令集描述 RISC-V总结 RISC-V指令集架构介绍 RISC-V（英文发音为"risk-five"）是一个全新的指令集架构，该架构最初由美国加州大学伯克利分校的EECS部门的计算机科学部门的Krste Asanovic教授、Andrew Waterman和Yunsup Lee等开发人员于2010年...

大道至简——RISC-V架构之魂（中）

zoomdy's blog

03-16

3万+

本文为《RISC-V CPU设计》专栏和《RISC-V嵌入式软件开发》专栏系列文章之一。注：本文节选自“硅农亚历山大”所著国内第一本系统介绍CPU与RISC-V设计的中文书籍《手把手教你设计CPU：RISC-V处理器篇》（预计将于2018年3~4月上市）。原文出处：大道至简——RISC-V架构之魂（中） “大道至简——RISC-V架构之魂”——分成上中下三篇，本文是中篇。关注...

RISC-V指令集介绍 - 整数基本指令集