在RISC 中,CPU并不会对内存中的数据进行操作,所有的计算都要求在寄存器中完成。而寄存器和内存的通信则由单独的指令来完成。而在CSIC中,CPU是可以直 接对内存进行操作的
risc-v架构使用load指令和store指令访问存储器,其他指令无法访问存储器,该方案使得处理器核的硬件设计变得简单。
这里说的load就是从存储器memory里面读出数据到寄存器组register files,store正好相反
在RISC 中,CPU并不会对内存中的数据进行操作,所有的计算都要求在寄存器中完成。而寄存器和内存的通信则由单独的指令来完成。而在CSIC中,CPU是可以直 接对内存进行操作的
risc-v架构使用load指令和store指令访问存储器,其他指令无法访问存储器,该方案使得处理器核的硬件设计变得简单。
这里说的load就是从存储器memory里面读出数据到寄存器组register files,store正好相反