同步 DRAM(SDRAM)

在DRAM接口上增加时钟信号则可以降低存储器芯片与控制器同步到开销，优化DRAM与CPU之间的接口，这是同步DRAM(SDRAM)的最主要改进。

1、SDRAM的特征

同步操作   处理器访问SDRAM时，SDRAM的所有输入信号均在系统时钟CLK的上升沿被存储器内部电路锁定;SDRAM的所有输出信号均在系统时钟CLK的上升沿被输出。这样做的目的是使SDRAM的操作在系统时钟CLK的控制下，与系统的高速操作严格同步进行。CKE为时钟使能信号，只有该信号有效时，时钟输入才能作用于SDRAM芯片。

多存储体配置    为了进一步提高存取速度和减少内部操作冲突,SDRAM的存储体被拆分为多个相互独立的存储体(bank)。这种内部组织结构可以支持流水线方式的并行操作。各存储体可同时和独立工作也可选择顺序工作或交替工作。例如，当一个存储体正在刷新时，另一个存储体可以进行正常的读写操作，从而提高存取速度。通常由片内地址线的最高一位或若干位选择存储体。
命令控制   传统的异步DRAM是根据控制信号的电平组合选择工作方式的，而SDRAM将一组控制信号的电平编码组合为“命令”。例如，（RAS、CAS、WE、CS）非以及特定地址线的不同组合分别代表激活存储体(active，所有存储体在读/写之前都必须被激活)、读、写、预充等不同的命令。

模式寄存器  在SDRAM加电后必须先对模式寄存器进行设置，控制SDRAM工作在不同的操作模式下。在模式寄存器中可以设置CAS延迟、突发类型、突发长度和测试模式等。
2、SDRAM的控制方式                                                                                                                         下面以读周期为例说明SDRAM的控制方式。下图对比了异步DRAM和SDRAM的读操作时序。

 3、SDRAM的命令

下图给出了SDRAM读和写命令操作的时序，可以看出SDRAM的命令发送方式。