1.在Logsim中设计一个1bit半加器电路。
记A、B为输入的两个 1bit 二进制数,S为两数之和,C为两束的进位。
其真值表为:
记A、B为输入的两个 1bit 二进制数,S为两数之和,C为两束的进位。
其真值表为:
输入
|
输入
|
输出
|
输出
|
A
|
B
|
S
|
C
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
1
|
0
|
1
|
则其电路图为:
![](https://i-blog.csdnimg.cn/blog_migrate/d617172d5629d65927ff334b87293ccf.png)
2.在完成1bit半加器电路基础上,实现一个1bit全加器电路。
全加器可由两个半加器构成,与半加器不同的是全加器在A+B的基础上还要加上一个进位Cin,这个进位由自己输入。
其真值表为:
输入
|
输入
|
输入
|
输出
|
输出
|
A
|
B
|
Cin
|
S
|
Cout
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
0
|
1
|
1
|
0
|
0
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
其电路图为:
![](https://i-blog.csdnimg.cn/blog_migrate/5cd214b53fdc5bc9571a6e92ab9469fc.png)
3.理解全加器和二进制补码的原理,用Logsim设计实现一个4位二进制数的补码器电路,要求:当输入一个4位二进制数后,补码电路将输出对应的4位二进制补码。
补码原理如下:
(1)正数与原码相同;
(2) 负数的补码,将其原码除符号位外的所有位取反(0变1,1变0,符号位为1不变)后加1。
知道原理后,我们用逻辑门和封装后的全加器组合出如下电路:
总结:像半加器、全加器这样的原理其实不难,但在逻辑门的选择以及线路的连接这方面确实是不易。
![](https://i-blog.csdnimg.cn/blog_migrate/bc9ec8a68ee28f72e15e31e7dcd66454.png)
总结:像半加器、全加器这样的原理其实不难,但在逻辑门的选择以及线路的连接这方面确实是不易。