集成二进制同步计数器

集成二进制同步计数器

集成 4 位同步二进制加法计数器

74LS161 & 74LS163

管脚图 & 逻辑图

以 74161 芯片为例

• $C{P}_T、C{P}_P$：计数器工作控制端，高电平有效
• $CP$：计数器脉冲输入端，上升沿触发
• $\overline{CR}$：清零端，低电平有效（161为异步清零，163为同步清零）
• $D_0$~$D_3$：并行数据输入端，与 $\overline{LD}$ 配合使用
• $\overline{LD}$ ：同步置数控制端，低电平有效
• $CO$：进位信号输出端
• $Q_0$~$Q_3$：计数状态输出端

74161 功能表

• $\overline{CR}=0$ 时，不论有无 $CP$ 和其他信号输入，计数器被 异步置0 ，$\overline{CR}$ 的优先级是最高的
• $\overline{CR}=1$、$\overline{LD}=0$ 时，在 $CP$ 上升沿到来时，并行输入的数据 $d_3$~$d_0$ 被置入计数器，使 $Q_3^n{Q}_2^n{Q}_1^n{Q}_0^n=d_3{d}_2{d}_1{d}_0$ （同步置数）
• $\overline{CR}=\overline{LD}=C{T}_T=C{T}_P=1$ 时，在计数脉冲的上升沿进行 4 位二进制加法计数， $CO$ 在计数至“1111”时出高电平，在生产进位时输出下降沿
• $\overline{CR}=\overline{LD}=1$ 且 $C{T}_T$ 和 $C{T}_P$ 中有 0 时，状态保持不变

➡️ 主要功能

1. 异步置 0 功能（$\overline{CR}$ 低电平有效）
2. 同步置数功能（$\overline{LD}$ 低电平有效）
3. 计数功能（$\overline{CR}=\overline{LD}=C{T}_T=C{T}_P=1$ ）
4. 保持功能（$\overline{CR}=\overline{LD}=1$ 且 $C{T}_T$ 和 $C{T}_P$ 中有 0 ）

74161 & 74163 功能比较

集成 4 位同步二进制可逆计数器（单时钟）

74LS191（单时钟）

管脚图 & 逻辑图

• $\overline{CT}$：计数器控制端，低电平有效
• $\overline{U}/D$：加/减(Up/Down)计数控制端
• $D_0$~$D_3$：并行数据输入端
• $\overline{LD}$ ：异步置数控制端，低电平有效
• $CO/BO$：进位/借位信号输出端
• $\overline{RC}$：级间串行输出端
• $Q_0$~$Q_3$：计数状态输出端

74191 功能表

• $\overline{LD}=0$ 时，不论有无 $CP$ 和其他信号输入，并行输入的数据 $d_3$~$d_0$ 被置入计数器相应的触发器中（异步置数）
• $\overline{LD}=1、\overline{CT}=0$ 且 $\overline{U}/D=0$ 时，在 $CP$ 上升沿作用下，进行二进制加法计数
• $\overline{LD}=1、\overline{CT}=0$ 且 $\overline{U}/D=1$ 时，在 $CP$ 上升沿作用下，进行二进制减法计数
• $\overline{CT}=\overline{LD}=1$ 时，计数器的状态保持不变
• $\overline{RC}$ 的作用：当多个可逆计数器级联时使用（$\overline{RC}=\overline{\overline{CP}\cdot CO/BO\cdot CT}$）

➡️ 主要功能

1. 异步置数功能（$\overline{LD}$ 低电平有效）
2. 加计数功能（$\overline{LD}=1、\overline{CT}=0$ 且 $\overline{U}/D=0$ ）
3. 减计数功能（$\overline{LD}=1、\overline{CT}=0$ 且 $\overline{U}/D=1$ ）
4. 保持功能（$\overline{CT}=\overline{LD}=1$ ）

集成 4 位同步二进制可逆计数器（双时钟）

74LS193（双时钟）

• $CR$：异步清零端，高电平有效
• $C{P}_U$：加法计数脉冲输入端
• $C{P}_D$：减法计数脉冲输入端
• $D_0$~$D_3$：并行数据输入端
• $\overline{LD}$ ：异步置数控制端，低电平有效
• $\overline{CO}$ ：进位信号输出端
• $\overline{BO}$ ：借位信号输出端
• $Q_0$~$Q_3$：计数状态输出端

74193 功能表

• $CR=1$ 时，不论有无 $CP$ 和其他信号输入，计数器被 异步置0 ，$CR$ 的优先级是最高的
• $CR=0$、$\overline{LD}=0$ 时，并行输入的数据 $d_3$~$d_0$ 被异步置入计数器，使 $Q_3^n{Q}_2^n{Q}_1^n{Q}_0^n=d_3{d}_2{d}_1{d}_0$
• $CR=0$、$\overline{LD}=1$ 且 $C{P}_D=1$ 时，在 $C{P}_U$ 上升沿作用下，进行二进制加法计数
• $CR=0$、$\overline{LD}=1$ 且 $C{P}_U=1$ 时，在 $C{P}_D$ 上升沿作用下，进行二进制减法计数
• $CR=0$、$\overline{LD}=1$ 且 $C{P}_U=C{P}_D=1$ 时，计数器的状态保持不变

---

【数字电子基础 专栏的文章 均有参考 《数字电子技术/数字逻辑电路》 课程视频】