触发器电路仿真与硬件实现

一、RS触发器

（一）RS触发器介绍

RS触发器（Reset-Set触发器）是一种基本的数字电路元件，常用于存储和传递二进制信息。它由两个互补的交叉耦合反馈回路组成，通常使用两个非门（NOR门）实现。RS触发器有两个输入端，一个是复位（Reset）端，另一个是设置（Set）端。其输出表示触发器的状态，即"R"（复位）或"S"（设置）。

RS触发器有四种可能的状态：

1. S=0, R=0: 保持状态，不发生变化。
2. S=0, R=1: 复位状态，输出为逻辑低。
3. S=1, R=0: 设置状态，输出为逻辑高。
4. S=1, R=1: 不允许状态，输出未定义。在实际设计中应避免此状态，以防止不确定的行为。

要实现一个RS触发器，你可以使用两个非门连接在一起，其中一个输入是另一个的反相。连接方式如下：

• S端连接到一个非门的输入，而R端连接到另一个非门的输入。
• 输出分别是两个非门的输出，也是RS触发器的两个输出。

虽然RS触发器是基本的存储元件，但在实际设计中，它的使用有时会受到限制，特别是由于其不稳定的状态（S=1, R=1）。为了避免这个问题，常见的触发器类型，如D触发器和JK触发器，进行了改进。

（二）电路以及逻辑功能表 

1.与非门组成的基本RS触发器

我们在搭建模拟电路的过程中，利用芯片74LS00中的与非门来充当锁存器中的与非门，并按照RS触发器（与非门）的组成结构图连接电路：

2.逻辑功能表 

 3.补充（与非门和或非门组成RS触发器区分）

RS触发器可以由与非门或或非门组成。以下是它们之间的主要区别：

（1）输入方式

• 与非门组成的RS触发器： 通常，其中一个输入连接到与门，而另一个连接到非门的输入。这样，当输入是逻辑高时，与门通路打开，非门关闭，触发器进行设置操作。反之，当输入是逻辑低时，与门关闭，非门打开，触发器进行复位操作。
• 或非门组成的RS触发器： 其中一个输入连接到或门，而另一个连接到非门的输入。当输入是逻辑高时，或门通路打开，非门关闭，触发器进行复位操作。相反，当输入是逻辑低时，或门关闭，非门打开，触发器进行设置操作。

（2）稳定状态： 

• 与非门组成的RS触发器： 在输入都是逻辑低时，与非门都关闭，非门都打开，保持触发器的当前状态。
• 或非门组成的RS触发器： 在输入都是逻辑高时，或非门都关闭，非门都打开，保持触发器的当前状态。

（3）反馈方式：

• 与非门组成的RS触发器： 通常通过非门的输出连接到与门，形成反馈回路。
• 或非门组成的RS触发器： 通常通过非门的输出连接到或门，形成反馈回路。

（4）实现差异：

• 与非门组成的RS触发器： 可以通过两个与非门和一个或门组成。
• 或非门组成的RS触发器： 可以通过两个或非门和一个与门组成。

二、D触发器

（一）D触发器介绍

D触发器是数字电路中常用的存储元件，用于存储一位二进制信息。它是由一个时钟信号、一个数据输入（通常称为D输入）、一个置位（Set）输入、一个复位（Reset）输入以及两个输出（Q和Q'）组成。D触发器在数字系统中广泛用于时序逻辑电路、寄存器、以及各种其他应用中。

（二）D触发器主要特点和工作原理

1.时钟信号： D触发器具有一个时钟信号（Clock），它是用于同步触发器操作的信号。触发器的状态变化通常在时钟信号的上升沿或下降沿发生。
2.数据输入（D输入）： D触发器的主要输入是D输入，它是要存储的二进制信息。当时钟信号的边沿到来时，D输入的值被传递到触发器的输出。
3.置位和复位输入：
（1）置位输入（Set）： 设置为逻辑高时，强制Q输出为逻辑高。
（2）复位输入（Reset）： 设置为逻辑高时，强制Q输出为逻辑低。
4.输出：
（1）Q输出： 表示D触发器的当前状态，即D输入在时钟边沿时的值。
（2）Q'输出： Q的反相输出，即Q的补码。
5.时序操作：
在时钟信号的边沿（上升沿或下降沿），D触发器将D输入的值传递到Q输出。这样，在每个时钟周期，D触发器都可以更新其状态。
6.应用：
（1）D触发器常用于时序逻辑电路，如寄存器和存储器单元。
（2）在数字系统中，D触发器作为存储元件，用于构建各种时序逻辑电路和顺序逻辑电路。
7.时钟边沿敏感：
D触发器通常是时钟边沿触发的，这意味着状态变化发生在时钟信号的上升沿或下降沿。

（三）D触发器的模拟电路

我们由logsim进行D触发器的电路模拟，并在实验箱上进行电路连接：