评估FPGA的时钟有以下两个需要考虑,最大的主频时钟和DDR的时钟 1.1 MaximumInput Clock Frequency from Global Clock Buffer 这个是FPGA能够跑到的最大主频 1.2 DDR接口的时钟频率