Verilog学习简记

最新推荐文章于 2023-03-06 16:11:39 发布
最新推荐文章于 2023-03-06 16:11:39 发布
阅读量3.5k 收藏 10
点赞数 7
分类专栏： 学习笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/min_mmax/article/details/83063938
版权

这段时间，由于专业课程上的安排，学习到了verilog硬件描述语言，实际去用的时候会遇到比较多的问题，简单在这里记一下。

1.v文件编译错误
/Error: D:/mentorsim/examples/p8.v(7): (vlog-2110) Illegal reference to net “qout”./*
   出现该错误，将always模块中被赋值的信号量设定为reg型，默认为wire型无法进行赋值操作。

2.连续赋值语句assign使用中的注意事项
（1）赋值目标只能是wire型
（2）在连续赋值语句中，只要赋值语句右边表达式任何一个变量有变化，表达式立即被计算，重新赋值（如果没有定义延时。）
（3）连续赋值语句不能出现在过程快中
（4）多个连续赋值语句之间是并行关系，与位置顺序无关

min_mmax
关注
  • 7
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog学习小记
world_white的博客
04-01 343
verilog中generate的使用
Verilog学习笔记
桔色小西瓜
09-22 545
1、模块的端口定义 module 模块名（口1，口2，口3……） 输入和输出端口可以定义在模块定义内 2、功能定义 组合逻辑 ①assign ② and or 等元件库名称（以上两种同时执行） ③、always（模块内顺序执行，always间同时执行） 逻辑电路or时序电路 always@（posedge clk or posedge clr） 上升沿触发 4、数据类型 reg
ModelSim illegal reference to net “***“ 报错问题解决
qq_41861711的博客
02-28 9856
1 illegal reference to net “***”. 多半是因为没理解Wire 和 Reg 的区别，如果用always语句块变量的声明就要用 Reg 而 不能用 Wire， 组合逻辑电路可以用 Wire。 2
modelsim遇到的问题
hahalueluelue的博客
03-06 1889
A:timescale左上角的一点是数字键1的左边那个键的点，而不是单引号的点。
verilog错误及解决方法
qq_34340266的博客
07-01 5384
verilog
笔记（研究生期间）
weak_dog的博客
01-30 1165
方法在putty里 登入自己的账号，然后输入vncserver -list 看看自己多余的端口。然后 vncserver -kill 把自己多余端口杀掉。
"Illegal group reference"异常的分析
竹君子之家
08-02 1万+
String replaceAll(regex, replacement)函数 ,  由于第一个参数支持正则表达式，replacement中出现“$”,会按照$1$2的分组模式进行匹配，当编译器发现“$”后跟的不是整数的时候，就会抛出“非法的组引用”的异常。所以我们在使用replaceAll(regex, replacement)函数的时候要特别小心。如果真的要把String中的字符替
verilog学习
08-10
在“verilog学习”这个主题中，135个例子是学习过程中的关键资源。这些实例通常涵盖了Verilog的基础语法、逻辑操作、模块化设计、时序控制、综合与仿真等多个方面，为初学者提供了一个实践和巩固理论知识的平台。...
Verilog-学习资料
最新发布
03-02
总的来说，这个压缩包提供了从基础到高级，从理论到实践的全面Verilog学习资源，涵盖了Verilog语言的基本概念、设计技巧、综合策略以及特定平台的应用。通过深入学习这些资料，无论是对于想进入IC领域的初学者，还是...
verilog学习.pdf
06-04
Verilog HDL是一种硬件描述语言，用于从算法级、门级到...Verilog HDL语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然 , 完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述
verilog学习资料
02-06
这个“Verilog学习资料”压缩包包含了多方面的学习资源，旨在帮助初学者和有经验的工程师深入理解和掌握Verilog。 1. **夏宇闻Verilog经典教程**： 夏宇闻是一位知名的Verilog教育家，他的教程以清晰易懂而著称。...
关于各种基本单元的verilog模块实验 _verilog_verilog学习_
10-02
在Verilog学习过程中，通过实践模块化的设计，可以加深对硬件工作原理的理解，并提升编程能力。 实验可能涵盖了以下基本Verilog概念： 1. **数据类型**：Verilog提供了多种数据类型，包括reg、wire、integer、real...
不错的 Illegal group reference解决方法
mezheng的专栏
01-18 1万+
解决：java.lang.IllegalArgumentException: Illegal group reference   当使用String中的replaceAll方法时，如果替换的值中包含有$符号时，在进行替换操作时会出现如下错误。 1 public static void main(String[] args) { 2         String text = ...
Verilog/FPGA 小小总结
qp314的专栏
05-17 8471
1、ERROR:HDLCompilers:246 - "*.v" line * Reference to vector reg * is not a legal net lvalue     ERROR:HDLCompilers:53 - "*.v" line * Illegal left hand side of continuous assign     错误原因：assign reg
reference to a zero-sized array is illegal解决办法
nemo2011的专栏
09-06 3237
在编写winpcap方面的程序时，出现了一下错误：在网上找到了解决办法：   错误：reference to a zero-sized array is illegal   原因：   这种错误是由于wspiapi.h头文件里缺少#define _WSPIAPI_COUN
Delphi 编译错误信息表
weixin_33804582的博客
12-05 415
; not allowed before ELSEElSE前不允许有“;” <clause> clause not allowed in OLE automation section在OLE自动区段不允许“<clause>”子句 <name> is not a type identifier<name>不是类型标识符 <name&gt...
undefined reference问题总结
weixin_34194317的博客
11-24 740
最近在Linux下编程发现一个诡异的现象，就是在链接一个静态库的时候总是报错，类似下面这样的错误：(.text+0x13): undefined reference to `func'    关于undefined reference这样的问题，大家其实经常会遇到，在此，我以详细地示例给出常见错误的各种原因以及解决方法，希望对初学者有所帮助。1. 链接时缺失了相关目标文件（.o）测试代码如下：  ...
PTA编程题摘录
热门推荐
min_mmax的博客
06-27 4万+
7-1 计算平均值（10 分） 现在为若干组整数分别计算平均值。 已知这些整数的绝对值都小于100，每组整数的数量不少于1个，不大于20个。 输入格式:首先输入K（不小于2，不大于20）。接下来每一行输入一组数据（至少有一组数据），每组至少有一个数据，在有多个数据时，两个数据之间有1到3个空格。最后一行输入100，标志输入的结束。 输出格式：对于每一组数据，输出其前K个数据的均值，如果该组...
verilog 学习
12-21
以下是关于Verilog学习的一些建议和资源： 1. 学习Verilog的基础知识和语法： - 可以通过阅读教材或在线教程来学习Verilog的基础知识和语法。 - 可以参考Verilog的官方文档和规范，了解Verilog的语法规则和特性。 2. 实践Verilog编程： - 在学习Verilog的过程中，最好通过实践来巩固所学的知识。可以尝试编写一些简单的Verilog代码，并进行仿真和验证。 3. 参考优秀的Verilog项目和代码： - 可以参考一些优秀的Verilog项目和代码，了解实际应用中的Verilog设计和实现方法。 4. 参与Verilog社区和论坛： - 可以加入Verilog相关的社区和论坛，与其他Verilog爱好者交流经验和学习心得。 5. 推荐的Verilog学习资源： - Verilog HDL教程：https://www.tutorialspoint.com/vlsi_design/vlsi_design_verilog_introduction.htm - Verilog HDL教程（中文）：https://www.cnblogs.com/zhengyun_ustc/p/verilog-tutorial.html - Verilog HDL官方文档：https://ieeexplore.ieee.org/document/729763 - Verilog社区和论坛：https://www.edaboard.com/forums/verilog/

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值