【快速断言体系】一步步搭建一个高效的快速断言体系 3

最新推荐文章于 2023-06-22 23:02:15 发布
最新推荐文章于 2023-06-22 23:02:15 发布
阅读量346 收藏 2
点赞数 1
分类专栏： 芯片前端脚本 芯片前端设计 芯片前端经验分享与工具发布 文章标签： python verilog assert
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/moon9999/article/details/117792166
版权

前言

【快速断言体系】一步步搭建一个高效的快速断言体系 0

【快速断言体系】一步步搭建一个高效的快速断言体系 1

【快速断言体系】一步步搭建一个高效的快速断言体系 2

最后一步结束检查，也顺利完成，完美收官。

应用场景

几乎所有的验证环境都要cover一步检查项，就是RTL的结束检查。完成这部分代码的方式有很多，可以设计填表由验证补充，也可以直接提需求补充到验证环境中。但是总归要过两个人的手，而且后期review时还要单独组织review，那么其实就不如直接由设计在RTL中标注，一键生成断言，之后直接带着跑就好了，后期review代码时直接也把结束检查值过了，同时也不怕各种信号变动引起的环境修改；

预备工作

在RTL中进行结束检查的关键点在于，底层的RTL是无法获知仿真的状态的，因此需要验证人员手动在定层的harness添加信号：end_of_check_en，信号的初始值为0，在main_phase之后将该信号置为1；

同时在底层的RTL脚本由脚本生成的代码中，添加这句话：

了解本专栏 订阅专栏 解锁全文 超级会员免费看
尼德兰的喵
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
verilog时钟分频设计
moon9999的博客
07-12 6万+
1.偶分频模块设计 偶分频意思是时钟模块设计最为简单。首先得到分频系数M和计数器值N。 M = 时钟输入频率 / 时钟输出频率 N = M / 2 如输入时钟为50M，输出时钟为25M，则M=2，N=1。偶分频则意味着M为偶数。 以M=4，N=2为例，我们希望得到的输出时钟时序如下： 因此只需要将counter以clk_in为时钟驱动计数，当counter = (N-1)时
【快速断言体系】一步步搭建一个高效的快速断言体系 1
moon9999的博客
04-17 442
前言 快速断言体系】一步步搭建一个高效的快速断言体系 0 阶段性成果诞生啦！然后我就一直在思考，如果csdn哪天闭站了可咋整，我这优秀的成果啊，那都是得保存好啊！ 阶段性成果展示 你看这里有一个其冒不扬的小RTL代码： ...
system verilog的断言assertion
dadazhuang的博客
12-02 5838
1.什么是断言？ 断言通常被称为序列监视器或者序列检验器；是对设计应当如何执行特定行为的描述，是一种嵌入设计检查。如果检查的属性（property）不是我们期望的表现，那么在我们期望事件序列的故障上会产生警告或者错误提示。 断言用来检查模拟序列行为或者激励生成的正确性，断言作为功能验证的一种重要手段，可以脱离测试用例而覆盖测试点，所以断言覆盖率可以是功能覆盖率的一部分，完善的断言能为全面的功能覆盖率尺度打下良好的基础。 2.可以添加什么类型的断言？ 设计层面：设计意图相关的断言； 接口层面：模块.
芯片设计：verilog断言（SVA）语法
热门推荐
limanjihe的专栏
09-04 2万+
reference : http://blog.sina.com.cn/s/blog_4c270c730101f6mw.html     断言assertion被放在verilog设计中，方便在仿真时查看异常情况。当异常出现时，断言会报警。一般在数字电路设计中都要加入断言，断言占整个设计的比例应不少于30%。以下是断言的语法： 1. SVA的插入位置：在一个.v文件
verilog断言（SVA）语法
weixin_44857476的博客
04-19 4084
断言assertion被放在verilog设计中，方便在仿真时查看异常情况。 当异常出现时，断言会报警。一般在数字电路设计中都要加入断言，断言占整个设计的比例应不少于30%。以下是断言的语法： 1. SVA的插入位置：在一个.v文件中： module ABC (); rtl 代码 SVA断言 endmodule 注意：不要将SVA写在enm...
assertion 断言验证的一点介绍
angsun8705的博客
12-27 1028
断言验证断言验证就是在模拟中引入形式特征检查的验证方法。用这种方法，设计师编码时插入对特征的描述—断言。代码完成后，进行模拟以检查断言，并修改模拟时断言发现的问题。最后，特征检查根据约束限定，穷举搜索设计的状态空间、证明或证伪断言、查找设计的错误。很多人感觉到，断言验证将是芯片设计业中下一个突破点，使工程师能继续设计和验证更大更复杂的电路。断言验证，给模拟验证的测试基准和监督技...
python3 assert 断言的使用详解 (区别于python2)
09-18
在Python编程语言中，`assert`语句是一个非常有用的调试工具，它用于验证程序中的某个条件是否满足。在Python 3中，`assert`的行为与Python 2有一些微小的区别，尽管这些差异在日常编程中可能并不显著。下面将详细...
一个Java体系结构测试库，用于在纯Java中指定和断言体系结构规则.zip
最新发布
05-23
Java体系结构测试库是软件开发中的一个重要工具，它允许开发者定义和验证代码的架构规则，以确保代码质量、模块化和可维护性。这个特定的库专注于在纯Java环境中进行这些操作，这意味着它无需依赖于特定的构建工具或...
Python selenium实现断言3种方法解析
09-16
在Selenium测试中，我们可以结合unittest进行断言，如`assertIn()`和`assertNotIn()`，它们分别用来检验一个元素是否包含在另一个元素中。例如，检查某个文本是否出现在页面上： ```python from unittest import ...
Python3 assert断言实现原理解析
12-20
这有助于开发者快速定位和修复问题，因为`AssertionError`会在条件不满足时提供一个明确的失败点。 `assert`语句的基本语法如下： ```python assert expression ``` 这等价于： ```python if not expression: ...
verilog 写rtl注意事项_Verilog RTL代码风格介绍
weixin_33736514的博客
02-22 2036
1 使用标准的DFF模块例化生成寄存器寄存器是数字同步电路中最基本的单元。使用Verilog进行数字电路设计时，最常见的方式是使用always块语法生成寄存器，要点如下：对于寄存器避免直接使用always块编写，而是应该采用模块化的标准DFF模块进行例化。示例如下所示，一个名为flg_dfflr的寄存器，除了时钟(clk)和复位信号(rst_n)之外，还带有使能信号flg_ena和输入(flg_n...
[sva]在设计的RTL中加入assert
oldmoney
04-23 293
1. Include /* File name : bus_arbiter.sv*/ // Design module module bus_arbiter ( input logic clk, input logic rst, input logic [7:0] a, input logic a_vld, input logic [7:0] b, input logic b_vld, output logic [7:0] c); logic [1:0] arb_sig; logic [31:0] a_c
【异步FIFO的一些小事·1】空满判断与格雷码
moon9999的博客
09-12 1万+
异步FIFO的进一步思考
在ASIC中异步复位信号的处理——滤毛刺和异步复位/同步撤离
moon9999的博客
08-22 1万+
前言 在毕业面试的时候遇到了这个问题，当时回答的不太好一直扎在心里，最近培训又讲了这块的知识因此在这里稍微记录总结一下。 异步复位 由于同步复位会被综合为触发器等元件的输入而增加功耗面积等，ASIC设计中异步复位使用越发广泛，当然这都不是重点，重点是在ASIC设计中应该对异步复位信号进行怎样的预处理以防止电路出现亚稳态等各种问题。简单来说，复位信号在使用前一般需要进行滤毛刺处理和异步复位/同...
【芯片前端】第一次看DC综合报告时看些什么内容
moon9999的博客
03-12 1万+
前言 最近又要频繁的看DC综合报告，发现之前的东西忘得是差不过了，因此用这篇文章用来做下笔记，记录下第一眼看DC综合报告时看些什么内容。 看那个报告 这是第一次综合完之后的终极问题，我根本不知道应该看那个报告。进行完综合后，就可以在report目录下得到各类综合结果报告，具体有哪些文件这取决于在综合tcl配置中设置了哪些项，比如像我这样设置： report_timing -delay max -max_paths 1 > $timing_report report_timing -delay
【芯片前端】Filelist -f/-F的文件解析方式探究
moon9999的博客
11-28 1万+
前言 测试所用的文件目录（列举关键文件）： /home/xiaotu/my_work/uvm_demo -cfg/ -ctl/ -rtl/ -sim/ -Makefile -tc/ -th/ -ver/ -f/-F影响后跟filelist文件内的解析方式，不影响后跟文件的解析方式 典型的场景，就是makefile里用-f还是-F来后缀路径都是一样的（仅仅对于解析这个list），绝对路径就按绝对路径解析，相对路径就相对makefile所在目录进行解析。 而../cfg/tb.f中...
【异步FIFO的一些小事·0】异步FIFO同步化设计
moon9999的博客
09-03 6999
异步FIFO设计
【学习笔记】类AXI协议中的outstanding概念学习与计算
moon9999的博客
06-22 6356
最近因为可能要写一个基于axi4协议的ddr模型（纯学习），正好也赶上我创作瓶颈了所以就把axi协议里的一些概念拿出来复习复习。
verilog时钟分频设计（整合模块）
moon9999的博客
07-12 5217
这里对之前写的时钟分频模块做了整合，整合为完整的时钟分频模块，可以进行偶分频、奇分频和半分频
怎么断言是一个Set集合
07-25
要断言一个对象是一个 Set 集合，可以使用 `isinstance()` 函数来判断。Set 是 Python 中的内置类型，位于 `builtins` 模块下的 `set` 类中。 下面是一个例子，展示如何使用 `isinstance()` 函数来检查对象是否为 ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

尼德兰的喵

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值