今天修改小梅哥的例程时候,程序可以正常编译没有问题,但是在仿真时候就是不通过,仿真代码没有问题,提示了以下的问题,百思不得其解,百度了也没有得到解决的方法。
经过排查后,最后发现是文件名出现了问题,文件名中有空格,导致文件无法打开
# ** Error: Cannot open macro file: F:/AFPGA/FPGA/Design
# Error in macro ./uart_scope_run_msim_rtl_verilog.do line 30
# Cannot open macro file: F:/AFPGA/FPGA/Design
最后将空格删除,以下横线-代替后,仿真出来了,问题解决。