ModelSim进行联合仿真时出现# Error loading design # MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12

 在学FPGA时利用Quartus II和ModelSim进行联合仿真时老是出现  

#Error loading design
#Error: Error loading design
#Pausing macro execution
#MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12

作为一个初学者来说实在是太痛苦了，在网上找了很多解决办法，有说重新破解的，有说改do文件的，都没效果。
软件重装了好多次都是刚破解完好好地，过几天就又有问题了。
最近忽然发现当出现下载错误提示时在等待命令行中按上箭头，执行上一操作也就是像下图所示
居然下载成功了，就是这么简单，问题解决了，记录一下，也希望对朋友们有所帮助。