数字后端设计中的时钟
clock_skew:指的是同一时钟源产生多个子时钟之间的差异,也可理解为同一时钟到达不同触发器的clk端之间的差异。
clock_jitter:指同一时钟源不同周期之间的差异,来源于晶振本身。
clock_uncertainty:指时钟的不确定度。可理解为误差。
clock_latency:指时钟到达指定网络的延迟。
数字后端设计中的时钟
于 2022-06-20 17:07:12 首次发布
数字后端设计中的时钟
clock_skew:指的是同一时钟源产生多个子时钟之间的差异,也可理解为同一时钟到达不同触发器的clk端之间的差异。
clock_jitter:指同一时钟源不同周期之间的差异,来源于晶振本身。
clock_uncertainty:指时钟的不确定度。可理解为误差。
clock_latency:指时钟到达指定网络的延迟。