ChipVerification
Verification for Chip
ChipArtist
To be a ChipArtist~~
展开
-
hsipce 不收敛的解决
解决spice在tran时的internal timestep too small问题的方法Transient Analysis: 也就是一般的暂态分析.一般错误的Message 为:-"Internal timestep too small."另外,也会常看到 "Singular Matrix", or "Gmin/Source SteppingFailed" 这样的 Error Messa转载 2009-07-10 20:55:00 · 23620 阅读 · 0 评论 -
DE2-70 Control Panel "Fail to query board name"
DE2-70 Control Panel "Fail to query board name"Hello,I Found the solution using DE2_70_control_Panel in Quartus 9 !!!The problem is that all de directory paths of Quartus and NIOS have changed.转载 2009-09-24 17:17:00 · 2313 阅读 · 2 评论 -
Quartus常见错误及警告分析
1 Warning: VHDL Process Statement warning at random.vhd(18): signal reset is in statement, but is not in sensitivity list ----没把singal放到process()中 2 Warning: Found pins转载 2009-09-23 22:23:00 · 26920 阅读 · 1 评论 -
modelsim do文件
Modelsim是现在业界比较流行的HDL语言仿真工具。在这里关于他的使用我就不说了。主要是讲一讲困扰我们的库编译的问题。 因为Modelsim为各个主要fpga厂商都提供了支持,所以在我们使用的时候必须先要对相应的厂商的库进行编译。在这里,我以xilinx公司为例。使用的软件为ise5.2i,modelsim se 5.7c(如果版本不同,并不影响操作步骤)。针对语言为vhdl。好转载 2009-09-25 12:14:00 · 4204 阅读 · 0 评论