Simulation/Debug
Focus on simulation/Debug
ChipArtist
To be a ChipArtist~~
展开
-
Simulation Skills 1: VerilogHDL常用的仿真知识 + Comments
在描述完电路之后,我们需要进行对代码进行验证,主要是进行功能验证。现在验证大多是基于UVM平台写的systemverilog,然而我并不会sv,不过我会使用verilog进行简单的验证,其实也就是所谓的仿真。这里就来记录一下一些验证的基础吧。一、验证基础与仿真原理 ①综合中的语法,都适用于仿真,在仿真中,Verilog语句是串行的,其面向硬件的并行特性则是通过其语义(语言含义)来实现的,因此并不会丢失代码的并行含义和特征。 ②仿真的关键元素有:仿真时间、事件驱动、队列、调度等。 ③仿真时.原创 2021-09-01 20:19:26 · 2037 阅读 · 0 评论 -
功能覆盖率
功能覆盖率( Function Coverage )是属于黑盒测试范畴内的,在实际测试中,涉及到的覆盖率一般都是结构化覆盖率,与黑盒相关的覆盖率比较少。功能覆盖中最常见的是需求覆盖,其含义是通过设计一定的测试用例,要求每个需求点都被测试到。其公式是 需求覆盖 = (被验证到的需求数量) / (总的需求数量) 在黑盒测试中还有一个覆盖叫接口覆盖(或者称为入口点覆盖),要求通过设计一定的转载 2009-11-26 18:42:00 · 2515 阅读 · 0 评论 -
(转)如何编写testbench的总结(非常实用的总结)
如何编写testbench的总结(非常实用的总结) 1.激励的设置相应于被测试模块的输入激励设置为reg型,输出相应设置为wire类型,双向端口inout在测试中需要进行处理。方法1:为双向端口设置中间变量inout_reg作为该inout的输出寄存,inout口在testbench中要定义为wire型变量,然后用输出使能控制传输方向。eg:inout [0:0] b转载 2010-02-28 10:02:00 · 2557 阅读 · 0 评论 -
zz iccr做覆盖率分析
<br />使用cadence iccr做覆盖率分析2010-07-08 23:00<br />根据之前几个项目验证的实践,总结一下如何利用cadence iccr做覆盖率分析。<br />1. 启动方式<br />(1) gui方式 $iccr -gui&<br />(2) 命令行方式 $iccr<br /> 由于iccr以gui方式运行有不少限制,推荐使用命令行方式来做覆盖率分析。<br />2. 覆盖率分析流程<br />(1) 收集覆盖率数据<br />irun -access转载 2010-10-27 18:41:00 · 6409 阅读 · 1 评论 -
VCS仿真指南
技术分类: EDA工具与服务 | 2009-02-09 VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式;使用的步骤和modelsim类似,都要先做编译,再调用仿真. Vcs包括两种调试界面:Text-based:Command Line InteRFace(CLI) 和 GUI-based(转载 2009-11-23 16:08:00 · 6630 阅读 · 0 评论 -
【个人经验】关于BFM
最近看到论坛上关于BFM的话题,有求助的,也有答复的,因此,想对此谈一些个人的理解,欢迎讨论。说到BFM,就不得不提验证,只有在验证前提下说bfm才有意义。我们知道,验证就是送激励给DUV(design under verification),然后对DUV输出的信号(或内部信号)进行分析。根据这一句话,我们可以知道数据流大概是下面的样子: “激励产生”-》“送激励”-》DUV-》“接收信号”-》转载 2009-12-02 11:59:00 · 2584 阅读 · 0 评论 -
BFM:总线功能模型 zz
谈谈我的理解,不知对不对: //BFM:总线功能模型 BFM应该描述的是具有某种具体功能的电路。比如说,你的待测电路是一个智能卡,那他的BFM就是读卡器;那你就要根据协议,在BFM中描述出读卡器的具体行为。 写BFM就类似于写testbench了。BFM里面有需要主动触发的动作,以及被动接受的动作。主动触发的动作,你写成task,这样方便在testcase中调用。被动转载 2009-11-26 12:21:00 · 5721 阅读 · 3 评论 -
VCS命令使用详解
VCS是Synopsys公司的仿真工具. VCS对verilog模型进行仿真包括两个步骤: 1. 编译verilog文件成为一个可执行的二进制文件命令为: $> vcs source_files 2. 运行该可执行文件 $> ./simv 类似于NC, 也有单命令行的方式: $> vcs source_files -R -R 命令表示, 编译后立即执行.转载 2010-02-28 10:04:00 · 3567 阅读 · 0 评论