![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ChipArchitecture
文章平均质量分 74
Architecutre for Chip, including software and hardware
ChipArtist
To be a ChipArtist~~
展开
-
【UCIe R1.0】 Universal Chiplet Interconnect Express Protocol Chapter2-Protocol layer
UCIe 协议 protocol layer原创 2022-11-15 23:10:23 · 520 阅读 · 1 评论 -
【UCIe R1.0】 Universal Chiplet Interconnect Express Protocol Chapter1-Introduction
UCIe 协议 protocol 讲解原创 2022-09-02 12:28:20 · 855 阅读 · 0 评论 -
gpio core pin
原创 2022-03-30 15:20:55 · 271 阅读 · 0 评论 -
PCIe扫盲系列博文连载目录篇(第一阶段)[转载]
连载目录篇:http://blog.chinaaet.com/justlxy/p/5100053251 PCI-Express是继ISA和PCI总线之后的第三代I/O总线,即3GIO。 由Intel在2001年的IDF上提出,由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为“PCI-Express”。它的主要优势就是数据传输速率高,另外还有抗干扰能力强,传输距离远,功耗低等优点。 注:第一代总线一般指ISA、EISA、VESA和Micro Plat...转载 2021-12-07 10:43:45 · 300 阅读 · 0 评论 -
Coding skill 3: 复位电路+Comments
时钟电路我第一篇博客已经说讲过了,今天我们来聊聊复位电路。当然,复位电路博大精深,并不是三言两语就能说清楚的,因此这里也是聊聊复位电路的基础,更深的研究需要在实际的项目中才能深有体会。本文的主要内容有: ·复位电路概述 ·同步复位电路 ·异步复位电路 ·复位策略——复位网络1.复位电路概述 复位信号在数字电路里面的重要性仅次于时钟信号。对电路的复位往往是指对触发器的复位,也就是说电路的复位中的这个“电路”,往往是指触发器,这是需要注意的。有的电路需要复位信号,就像.原创 2021-08-09 14:46:26 · 229 阅读 · 0 评论 -
位、字节、寻址空间扫盲
计算机最小的单位是位(bit),每8位组成一个字节(Byte),字节(B)也是存储器的最小存储单元。 b、B、Kb、KB、Mb、MB、Gb、GB之间的单位换算如下: 1B = 2的3次方*b = 8b 1Kb = 2的10次方*b = 1024b 1KB = 2的13次方*b = 2的10次方*B =1024B 1Mb = 2的20次方*b 1MB = 2的23次方*b = 2的20次方*B 1G转载 2009-09-24 23:55:00 · 6234 阅读 · 1 评论 -
波特率
在电子通信领域,波特率即调制速率,指的是信号被调制以后在单位时间内的波特数,即单位时间内载波参数变化的次数。它是对符号传输速率的一种度量,通常以“波特每秒”(Bps)为单位,1波特每秒即指每秒传输1个符号。 波特率有时候会同比特率混淆,实际上后者是对信息传输速率(传信率)的度量。波特率可以被理解为单位时间内传输符号的个数(传符号率),通过不同的调制方法可以在一个符号上负载多个比特信息。因此信息传输转载 2009-09-29 22:28:00 · 2778 阅读 · 0 评论 -
三种常用SoC片上总线的分析与比较
嵌入式系统是当今计算机工业发展的一个热点随着超大规模集成电路的迅速发展,半导体工业进入深亚微米时代,器件特征尺寸越来越小,芯片规模越来越大,可以在单芯片上集成上百万到数亿只晶体管 如此密集的集成度使我们现在能够在一小块芯片上把以前由CPU和若干I/O接口等数块芯片实现的功能集成起来,由单片集成电路构成功能强大的、完整的系统,这就是我们通常所说的片上系统SoC(System on C转载 2010-02-28 10:12:00 · 16595 阅读 · 0 评论 -
SoC测试的概念及实例详解
本文主要介绍了一个具有可测性设计和可制造性设计的新型单片系统,该系统由硬盘控制器(HDC)、16位微控制器、微控制器使用的程序和数据SRAM以及用8M位DRAM实现的片上缓存组成,再加上时钟综合PLL、带外部旁路晶体管的稳压器使用的片上控制电路组成一个完整的系统。该器件采用的是0.18μm的铜工艺,与前几代技术相比增加了性能、降低了功耗。另外,DRAM也采用了深亚微米技术,因此在一个器件中可以转载 2010-02-28 10:10:00 · 6417 阅读 · 0 评论 -
SoC设计验证技术发展综述
引 言随着工艺能力和设计能力的快速发展,为了满足嵌入式系统市场对于成本、功能和功耗的要求,SoC(System on-a-Chip)设计技术已经成为一种发展趋势。众所周知,迄今为止在集成电路发展过程中,摩尔定律(单芯片上所能集成的晶体管数目每18个月翻一番)一直在起作用,因此SoC的规模和功能在不断急剧膨胀,使得设计验证日益重要,向业界提出了巨大挑战,已成为了整个SoC设计流程的瓶颈[1]。目转载 2010-02-28 10:10:00 · 7259 阅读 · 2 评论 -
SoC片上总线综述
http://techcenter.dicder.com/2006/0116/content_109.html1 引言 传统的IC设计方法已无法适应新的SoC设计要求,需要根本的变革,即从以功能设计为基础的传统IC设计流程转变到以功能整合为基础的SoC设计全新流程。SoC设计以IP的设计复用和功能组装、整合来完成。SoC设计的重点为系统功能的分析与划分、软硬件功能的划分、IP的选择与使用、转载 2010-02-28 10:07:00 · 2787 阅读 · 0 评论