Xilinx软件Vivado可以对verilog或VHDL代码进行加密
加密方式采用RSA加密方式!
加密注意事项
- 每个版本加密文件只能用于此版本,不支持其他版本混用
- 加密文件为.vp文件
- Xilinx每个软件版本均提供公版RSA密钥,不能混用。
- Verilog和VHDL加密命令不同
- 可以对整个代码加密,,也可以加密代码一部分。
整个代码加密无端口号,key文件要进行部分修改。
以Verilog文件加密为例
a),代码和密钥文件独立
encrypt -lang verilog -ext .vp -key keyfile.txt user.v
b),将密钥写入代码(全加密/部分加密)
encrypt -lang verilog -ext .vp user.v