Xilinx FPGA HP/HR/HD BANK

最新推荐文章于 2024-04-09 15:06:50 发布
最新推荐文章于 2024-04-09 15:06:50 发布
阅读量1.2k 收藏 11
点赞数 8
分类专栏： FPGA基础 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qaz178889322/article/details/135159695
版权

7系FPGA只有HP和HR bank，UltraScale FPGA有HP Bank、HR Bank和HD Bank

       HP: High Performance

       HR: High Range

       HD: High Density

HP Bank，应用于高性能也就是速度比较高的场景，比如DDR或者其它高速差分总线（不是gtx），由于速率比较高，Bank电压最高也只能到1.8V

HR Bank表示支持宽范围 I/O standards，最高能够支持到3.3V的电压

HD Bank应用于低速I/O的场景，最高速率限制在250M以内，最高电压也是支持到3.3V

S＆Z3463
关注
  • 8
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Xilinx FPGA中HR、HD、HP bank说明
打怪升级ing
08-02 3万+
  HR bank HP bank HD bank 全称 High Range High Performance High Desity 名称 高范围bank 高性能bank 高密度bank 电压范围 1.2~3.3V 1.0~1.8V 1.2~3.3V 接口速率   支持高速接口 支持低速接...
xilinx的fpga pynq/zedboard 加速YOLOv2的demo
05-14
根据对YOLOv2网络的分析，除路由层外，大部分层都是串行处理的。路由层可以通过预先设置一个特定的地址来实现。 从加速器的角度来看，需要做的工作就是按顺序与内存进行交互（读取内存数据，处理数据，然后写回内存...
HP BANK 与 HR BANK
ypcan的博客
04-23 4313
本文主要讲述Xilinx FPGA HP BANK 和HR BANK的区别，主要从官方文档UG471和DS182提取关于HR BANK 和 HP BANK的核心差异数据，并加以分析
【Xilinx】FPGA中的HPI/O和HRI/O的说明 （hpio hrio）
最新发布
sqqwm的专栏
04-09 1128
【Xilinx】FPGA中的HPI/O和HRI/O的说明 （hpio hrio）
FPGA IO命名与Bank划分
YprgDay的博客(Yuan make progress everyday)
02-26 1993
介绍FPGA IO命名与Bank简介、划分查找。
数字电路硬件设计系列（六）之FPGA配置引脚的设计
医疗电子的博客
02-14 6253
工具制程工艺的不同，FPGA主要可以分为16nm、20nm、28nm。在FPGA的设计过程中，将FPGA的IO口划分为不同的BANK,常见的BANK有HP BANKHR BANKHD BANK。BANKHR BANKAHP BANKHD BANK全称High Range电压范围1.2~3.3V1.0~1.8V1.2~3.3V接口速率以类型有关支持高速接口支持低速接口IO PIN数505224差分对数242412特别地，
Xilinx 7系列 FPGA硬件知识系列（三）—— Bank划分及引脚定义
whm128的博客
03-06 5903
7系列的FPGA开始才有HP BANK和HR BANK，UltraScale FPGA有HP BANK、HR BANK和HD BANK，但并不是一个FPGA中会同时包含HP/HR/HDBANK。HP：High Performance,应用于高速场景，比如DDR或其他高速差分线（不是GTX）HR：High Range,应用于宽范围I/0，最高能够支持到3.3V的电压。HD：High Density，应用于低速I/O的场景，最高速率限制在250M以内，最高电压也是支持到3.3V.
Xilinx FPGA中HP HR HD bank分别是什么用途
zhanghaijun2013的博客
02-08 3644
在开发FPGA绑定管脚时，经常会看到HP Bank、HR Bank和HD Bank，它们分别是什么意思？分别可以适用于哪些应用个？   首先我们要明确一点，这几个概念都是在7系列之后才有的，其中7系列的FPGA中有HP Bank和HR Bank，UltraScale FPGA有HP Bank、HR Bank和HD Bank，但并不是一个FPGA中会同时包含HP/HR/HD Bank。 HP：High Performance HR：High Range HD：High Density   HP
FPGA-硬件电路
Jackie
05-04 988
FPGA的主要硬件简介
Xilinx FPGA I/O电平标准简介（三）
07-19
PCI电平标准即外设器件互联电平标准，该标准支持33MHz和66MHz的总线应用，包括PCI-X、PCI-33、PCI-66等各类电平标准。
xilinx FPGA封装库大全——Xilinx.zip
11-16
《Xilinx FPGA封装库大全详解》 Xilinx是一家全球领先的半导体公司，以其FPGA（现场可编程门阵列）技术闻名于世。FPGA是一种高度灵活的集成电路，用户可以根据需求自定义逻辑电路，广泛应用于通信、计算、图像处理...
适用于匹配XILINX-MIG/GP/HP
08-20
标题中的“适用于匹配XILINX-MIG/GP/HP”指的是Xilinx FPGA（Field-Programmable Gate Array）中的Memory Interface Generator（MIG）、General Purpose（GP）和High Performance（HP）模块。这些模块是Xilinx提供的...
Xilinx 官方 8/10B 编码实现的 Verilog 代码
10-16
Xilinx 8B/10B Xilinx and its licensors make and you receive no warranties or conditions, express, implied, statutory or otherwise, and Xilinx specifically disclaims any implied warranties of ...
UltraScale hd bank电平约束
jingjiankai5228的博客
06-27 247
注意1.8V不支持LVDS电平形式。
XILINX K7 DDR3引脚验证总结
热门推荐
Duncan_Lv的博客
09-24 1万+
最近做了一个FPGA引脚验证，搞的很不顺利，各种坑人的问题，在这里分享一下遇到的问题和解决方法；希望能帮到大家。如果有问题欢迎交流，QQ1823167315 先介绍背景 XILINX FPGA型号：xc7k325t  ffg900-2 工具版本：vivado 2016.4 DDR3：芯片数据位宽16bit，DDR工作频率533M； 需求是例化两个DDR3的控制器；每个控制器的数据位宽32
xilinx jesd204b/c lie
05-01
Xilinx的JESD204B/C协议是一种用于高速数据收发的通信协议，它是面向数字信号处理中的高速数据转换器（ADC）和数字信号发生器（DAC）的接口协议。 该协议具有高带宽和低延迟的优点，可实现高速数据传输，并提供丰富的功能和灵活的配置选项。它通过分层结构实现多个链路（lane）的并行传输能力，并通过数据打包和解包来保证数据的可靠性和完整性。 在使用JESD204B/C协议时，需要配合使用Xilinx的FPGA器件以及相应的IP核。这些IP核可以轻松地实现协议处理、数据接收、数据发送等功能，同时还支持一系列的配置选项，可根据具体应用场景进行灵活配置。 总之，Xilinx的JESD204B/C协议为高速数据传输提供了一种可靠、高效和灵活的解决方案，可广泛应用于无线通信、视频处理、雷达、医疗等领域。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值