Wire Load Model (线负载模型)

--------------------- --------------------- --------------------- --------------------- --------------------- --------------------- --------------------- --------------------- 

做综合时，经常提到wire load model，一直不甚了解，只知道是针对0.18um以上的工艺的一种粗略估计线延迟的模型方法。最近有时间看primepower的文档，终于有一些理解了。

Wireload模型，实际上就是综合库中，若干个fanout-length对，或者说是一个根据fanout查找length的表格。

延迟是对于net而言的。信号通过一个net的延迟，简单来说是由这个net的长度决定的。

而每个net都有一定数量的pin连接在上面，所谓一个net的fanout，就是除了驱动该net的pin以外的所有pin的数目。wire load model，就是一个根据net驱动负载的数量，来估计该net产生的延迟的模型。

当然表格是有限的，不可能涵盖所有的fanout值，所以有时候综合库里还提供一个估算参数，由综合器根据实际的fanout通过插值等算法，来生成该net的length。

知道了一个net的length，乘以单位长度的电容（根据特定工艺条件，也是由线负载模型提供的），然后根据该net上的电容就可以估计它造成的延迟了。

对于0.18um以上的工艺，由于线延迟在总延迟（包括线延迟和门延迟）中占的比例小，所以采用线负载模型是可以接受的。而对于更小尺寸的工艺，门延迟显著减小，线延迟的比重增大，而且集成度的提高，造成了布线的复杂。所以不能简单根据一个net的负载，来确定它的length。这也是物理综合走向前端的原因。
--------------------- 
作者：icsoc 
来源：CSDN 
原文：https://blog.csdn.net/icsoc/article/details/50700792 
版权声明：本文为博主原创文章，转载请附上博文链接！

--------------------- --------------------- --------------------- --------------------- --------------------- --------------------- --------------------- ---------------------