Design Compiler （DC） 分层线负载模型

在综合的时候由于没有后端的延时文件，所以工具只能根据模型来估算连线的延时，以此来计算线延时。

Synopsis DC 支持三种线负载模型用于计算穿过分层边界的连线延时：

• Top
• Enclosed
• Segmented

1. Top: 所有子模块以及所有模块连接线都使用顶层的线负载模型。
2. Enclosed: 子模块内以及连接子模块之间的连线负载模型使用上一层模块的线负载模型。
3. segmented: 子模块内的连线负载模型用各自的模型，连接子模块的连线使用上一层的模型。

示例图如下
Picture from Synopsis user guide

• 最上面的一个是top模型，其中MID层次内的模块A，B以及之间的连线全部采用顶层的模型 50X50。
• 左下方的图是enclosed模型，其中子模块A,B以及之间的连线使用上一层（MID）的模型 40X40。
• 右下方的图segmented模型，其中一条线穿过了A,B，在A,B里面的使用分别使用各自的模型20X20和30X30，连接部分使用上一层次模型40X40。

命令使用方法： set_wire_load_mode top

欢迎交流 email : zhaopingfudan@163.com