DC综合时set_wire_load_mode

在 DC 综合（Design Compiler synthesis）中，set_wire_load_mode 命令用于指定如何考虑互连线的负载。不同的选项影响综合工具在评估信号传播延迟和路径时的处理方式。理解这些选项的作用有助于选择合适的模式，从而在性能和设计复杂性之间取得平衡。

set_wire_load_mode 的三个选项

1. set_wire_load_mode top
2. set_wire_load_mode enclosed
3. set_wire_load_mode segmented

1. set_wire_load_mode top

• 描述: 在这种模式下，设计工具将整个设计视为一个整体，并使用一个全局的线负载模型。
• 使用场景: 适用于设计结构简单且层次较少的情况。
• 优点:
  • 简化了线负载的估算。
  • 在没有层次化结构的设计中表现良好。
• 缺点:
  • 对于具有复杂层次化结构的大型设计，可能不够精确，因为它忽略了层次和模块之间的细微差异。

2. set_wire_load_mode enclosed

• 描述: 在这种模式下，设计工具使用封闭的线负载模型。每个模块使用其上层模块的线负载模型。
• 使用场景: 适用于具有中等复杂层次的设计。
• 优点:
  • 提供了一定程度的层次化线负载估算。
  • 比 top 模式更精确，适用于中等规模的设计。
• 缺点:
  • 可能仍然不够精确，特别是对于非常复杂或高度层次化的设计。

3. set_wire_load_mode segmented

• 描述: 在这种模式下，设计工具根据每个段（segment）的线负载模型进行估算。每个模块使用自身的线负载模型。
• 使用场景: 适用于具有复杂层次结构的设计。
• 优点:
  • 提供最高的精度，因为它考虑了每个模块的特定特性。
  • 适用于大型、复杂的设计。
• 缺点:
  • 增加了设计的复杂性和计算量。
  • 可能会稍微增加综合时间。

选择合适的模式

在选择 set_wire_load_mode 时，需要权衡设计的复杂性、规模和所需的精度。以下是一些建议：

• 简单、无层次化结构的设计：使用 top 模式。这种模式最简单，对较小设计足够精确。
• 中等复杂度的设计：使用 enclosed 模式。这种模式能提供比 top 更精确的估算，适用于中等规模的设计。
• 复杂、大规模的设计：使用 segmented 模式。对于非常复杂或高度层次化的设计，这种模式提供了最高的精度。

推荐选择

为了在悲观和乐观之间取得平衡，可以根据具体设计进行权衡：

• 不悲观也不乐观：通常推荐使用 enclosed 模式。它在提供合理精度的同时，不会像 segmented 模式那样增加太多的计算复杂性。