IC验证,那些应该啃得硬骨头
文章平均质量分 76
本专栏,内容讲:涵盖范围广,涉及设计、验证、后仿、仿真加速、平台搭建、仿真工具、低功耗、形式验证、UVM追本溯源等。专栏更新,将会是一段长期的过程。
那么菜
仗剑天涯,谁来也不怕
展开
-
【开天辟地】SystemVerilog中task和function的生命周期属性(二)重入视角
在上一篇文章,我们从递归函数的角度视野,首先在verilog语言中分析这个棘手的递归问题,分析了现象是如何发生的。而后在systemverilog 原因中,通过具体的例子,讲述如何避免这个问题。有人会说,现在的仿真验证平台都是UVM的,这些问题或许在SV仿真平台中更多会遇到,大可不必研究。话不能说那么满,有些时候,在UVM平台中,充分借鉴SV平台的一些优点,可以快速的解决一些问题,倘若通过UVM机制,或许比较麻烦。......原创 2022-06-18 21:57:33 · 695 阅读 · 0 评论 -
【开天辟地】SystemVerilog中task和function的生命周期属性(一)递归视角
本节,主要探讨systemverilog语言中task和function关键字生命周期属性问题。原创 2022-06-17 15:16:51 · 756 阅读 · 0 评论 -
【盘古醒来】仿真平台中的几个关键字层次关系梳理
上面的图示中,一定程度上诠释了,各个层次的引用关系。比如,在module中,我们可以创建module,program,interface,变量等等,但是不是绝对包含所有的从属关系。接下来的几篇文章,将依据该图示,进行一一讲解。...............原创 2022-06-16 16:34:29 · 550 阅读 · 0 评论 -
【宇宙混沌】UVM验证平台仿真生态系统的创建和消亡
认识,不管是基于纯systemverilog 的验证平台,还是基于UVM的验证平台,均可分为这两个创建阶段来构建我们的验证平台。在对于VCS仿真工具支持下的仿真流程有了了解之后,我们才能进一步分析和归纳总结。...原创 2022-06-16 15:33:04 · 584 阅读 · 0 评论