![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
电子技术
文章平均质量分 79
那么菜
仗剑天涯,谁来也不怕
展开
-
#Linux杂记#关于正则表达式单词边界的匹配问题的剖析
在使用正则表达式的时候,会遇到需要精准匹配某些字符的情况,这时候 \b \B 就派上用场了。若是不理解这两个正则表达式元字符,用起来便不会得心应手。本文介绍如何使用它们。转载 2022-12-11 21:01:00 · 896 阅读 · 0 评论 -
#Linux杂记# grep 查找命令常用选项大全(二)
前面一篇文章,简单介绍了grep 查找命令的简单用法。本篇,注重讲述 grep 与 正则表达式的配合使用。在grep + RE 结合使用时,需要添加选项 “ -E ”。原创 2022-12-11 20:48:45 · 1480 阅读 · 0 评论 -
#Linux杂记# grep 查找命令常用选项大全(一)
例子1: grep "Test start" -r * // 当前目录下的所有文件及其子目录。例子2: grep "Test start" -i test/filename // 当前目录下的某个目录的文件。例子2: grep "Test start" -n test/filename // 当前目录下的某个目录的文件。例子3: grep "Test start" -i * // 当前目录下的所有文件。注意,是匹配到的总行数,不是匹配到的次数。原创 2022-12-11 17:38:27 · 6213 阅读 · 0 评论 -
【转载】端接电阻与阻抗匹配那些事
感谢原作者的分享!http://www.elecfans.com/d/1792410.html如下图所示,从信号源到、传输线、负载,一共有3个阻抗参数,一般而言信号源的阻抗是很小的,而负载的阻抗是非常大的,远远大于Z1,那么信号就会在源端和接收端直接来回反射,详细的过程在以前《反射与反弹图》文章中有过更详细的介绍,当时提到过一个概念叫做“源端端接有效”,根据这个概念,不管是在源端还是在接受端,只要其中任意一端实现阻抗控制,那么就可以避免反射,由此引入今天的主题:端接电阻缓解阻抗突变,抑制反射。转载 2022-04-02 22:08:16 · 1259 阅读 · 2 评论 -
有限冲击响应FIR数字信号滤波器
数字滤波器在信号处理领域中,对于信号处理的实时性、快速性的要求越来越高。而在许多信息处理过程中,如对信号的过滤、检测、预测等,都要广泛地用到滤波器。其中数字滤波器具有稳定性高、精度高、设计灵活、实现方便等许多突出的优点,避免了模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题,因而随着数字技术的发展,用数字技术实现滤波器的功能越来越受到人们的注意和广泛的应用。其中有限冲激响应(FIR)滤波器能在设计任意幅频特性的同时保证严格的线性相位特性,在语音、数据传输中应用非常广泛。在信号处理中,滤波原创 2022-03-31 11:36:55 · 886 阅读 · 0 评论 -
深入理解Serdes 结构 之 CTLE和DFE 技术
自适应算法。Rx端的均衡通常需要满足不同材质和长度信道的特性,并对信号不同频率成分的衰减进行补偿。CTLE和DFE通常都会使用自适应算法(Self-Adaptive Algorithm)实时动态调整来应对信道的特性变化。如果不了解算法实现,就不能准确的理解DFE的本质。关于自适应算法有很多的教材,比如Simon Haykin著的《自适应滤波器原理》,最近翻看,真的是头大。哎,后悔当初数学没有好好学,现在还在慢慢啃。只能说很难理解。...原创 2022-03-30 21:23:47 · 7618 阅读 · 1 评论 -
SerDes结构之发送端前馈均衡技术(FFE)
信号完整性考虑。在传输线内容中我们初步了解到传输线的非理性特性,随着信号的数据率提高和通道长度的增加,发送器(Tx)发送的数据经过信道(channel)后衰减和码间干扰(ISI)的存在使得接收器(Rx)端的信号已经没了模样。为了把数据正确恢复出来,需要通过均衡器(Equalizer)均衡信道的衰减和数据的码间干扰。比如常见的有Tx的前馈均衡(FFE),Rx端的连续时间线性均衡(CTLE)和判决前馈均衡(DFE)等手段。...转载 2022-03-30 21:20:18 · 13128 阅读 · 1 评论 -
深入理解Serdes 结构 之 信号传输线模型问题
相信大家时不时的都会听到传输线(Transmission Line,TL)的概念,在信号完整性分析中占据重要地位。这一期我们就浅显的学习下其基本概念和特性。电路系统是器件(Device)和连线(Interconnect)的整体。在电路图中经常使用的是理想连线。在集成电路中的制造中,连线的实现可能会用到多晶硅,铝线或者铜线。封装过程中的bonding wire可能会用到铝线或者金线。板级pcb走线通常会用到铜线等等。那么实际的互联线的等效模型该怎么表示那?图1给出了简单的示意图。理想走线当然不考虑其走转载 2022-03-30 21:14:43 · 1014 阅读 · 0 评论 -
深入理解Serdes 结构之 结构概览
前言从PCI到PCI Express, 从ATA到SATA,从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等,都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计,用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么可以没有传输时钟信号?什么是加重(De-emphasis)和均衡?抖动和误码是什么关系?各种抖动之间有什么关系?一 传统总线结构1. 系统同步(并行)总线结构在SerDes流行之前,芯片之间原创 2022-03-30 15:38:44 · 2934 阅读 · 0 评论 -
SERDES关键技术总结
一、SERDES介绍 随着大数据的兴起以及信息技术的快速发展,数据传输对总线带宽的要求越来越高,并行传输技术的发展受到了时序同步困难、信号偏移严重,抗干扰能力弱以及设计复杂度高等一系列问题的阻碍。与并行传输技术相比,串行传输技术的引脚数量少、扩展能力强、采用点对点的连接方式,而且能提供比并行传输更高带宽,因此现已广泛用于嵌入式高速传输领域。 Xilinx公司的许多FPGA已经内置了一个或多个MGT(Multi-Gigabit Transceiver)收发器,也叫做SERDES(Mult...转载 2020-11-21 09:05:08 · 4382 阅读 · 0 评论 -
【今日Linux】代号001
1. tailtail -f test.log你会看到屏幕不断有内容被打印出来. 这时候中断第一个进程Ctrl-C,linux 如何显示一个文件的某几行(中间几行)从第3000行开始,显示1000行。即显示3000~3999行cat filename | tail -n +3000 | head -n 1000显示1000行到3000行cat filename| head -n 3000 | tail -n +1000*注意两种方法的顺序分解:tail -n 1000:显示最转载 2022-03-11 10:26:47 · 109 阅读 · 0 评论 -
【电子技术】什么是循环冗余码CRC
0 前言现实的通信链路都不会是理想的。这就是说,比特在传输的过程中可能会产生差错:1可能会变成0,0可能会变成1,这就叫做比特差错。因此,为了保证数据传输的可靠性,在计算机网络传输数据时,必须采用各种差错检测措施。目前在数据链路层广泛使用了循环冗余检测CRC的检测技术。1 CRC的原理CRC运算实际上就是在数据长为k的后面添加供差错检测用的n位冗余码,然后构成帧k+n位发送出去。选择一个生成多项式,作为对接收的帧进行除法运算时的除数,生成多项式可以写为二进制形式;生成多项式的要求:①最翻译 2022-01-09 13:19:42 · 1766 阅读 · 0 评论 -
【电子技术】什么是LFSR?
0 前言线性反馈移位寄存器:(Linear Feedback Shift Register,LFSR)和循环冗余码(Cyclic Redundancy Check,CRC)是微控制器中常用的底层原理。LFSR用于生成伪随机数,后者用于生成检错码。他们的数学原理都是一样的。1 数学基础1.1 逻辑异或异或运算使用符号⊕或者nor表示,真值表如下F = A ⊕ BA B F0 0 00 1 11 0 11 1 0异...转载 2022-01-09 12:07:51 · 9456 阅读 · 3 评论 -
【电子技术】如何抑制共模、差模噪声?
共模信号,差模信号,你是否一直在模电中一直听到,又或者在emc中听到呢?首先,我们先来说下怎样定义的共模信号,差模信号:共模信号:幅度相等,相位相同的信号差模信号:幅度相等,相位相反的信号我记得刚开始接触的是在模电中的差分放大器中:设差分信号有两个,v1、v2,共模信号为Vcom,差模信号为VDiff。共模信号:就是这两个信号共同拥有的那部分:Vcom=(v1+v2)/2;差模信号:就是这两个信号各自拥有的那部分:对于v1,VDiff=(v1-v2)/2;所以在差转载 2021-12-31 15:09:50 · 8060 阅读 · 0 评论 -
【电子技术】眼图的基本概念和原理(2)
所谓眼图就是把一连串信号(000,001,010,011, 100, 101,110,111)叠加在一起,形成一个类似眼睛的图像,通常是在示波器上。如这个示意图,把011、001、100和110叠加在一起形成一个眼图。它有不少术语:其中包括:高电平,低电平,周期(UI,Unit Interval),眼高,眼宽,上升时,下降时和抖动Jitter。眼宽大,眼高高,Jitter窄,眼图就好,我们叫做眼图睁开;眼宽扁,眼高低,Jitter窄,信号就差,甚至难以采样和辨识,这时我们就叫眼图闭合。原创 2021-12-31 14:36:31 · 5247 阅读 · 0 评论 -
常见串行通信协议误码率(BER)比较
本文简单统计了常见的串行通信协议的Spec所定义的最高误码率(Bit Error Ratio,BER)要求,并做必要的简单说明。1、PCI Express:Gen1(2.5Gbps)/Gen2(5Gbps)/Gen3(8Gbps)/Gen4(16Gbps)/Gen5(32Gbps)均要求BER低于10-12。作为计算机系统最底层的数据总线,10-12的BER要求符合其定位,不过在16Gbps和32Gbps速率下达到这样的误码率要求是一个非常大的挑战;2、CoaXPress:CXP-1(1.25Gbp转载 2021-12-24 15:45:17 · 3205 阅读 · 2 评论 -
【电子技术】眼图的基本概念和原理(1)
1 眼图概述1.1 串行数据的传输由于通讯技术发展的需要,特别是以太网技术的爆炸式应用和发展,使得电子系统从 传统的并行总线转为串行总线。串行信号种类繁多,如 PCIExpress、SPI、USB 、SATA等,其传输信号类型时刻在增加。为何串行总线目前应用越来越广泛呢?相比并行数据传输,串行 数据传输的整体特点如下:1 信号线的数量减少,成本降低2 消除了并行数据之间传输的延迟问题3 时钟是嵌入到数据中的,数据和时钟之间的传输延迟也同样消除了4 传输线的 PCB 设计也更容易些.转载 2021-12-09 13:40:09 · 15109 阅读 · 1 评论 -
【电子技术】集中常见的编码方式(RZ、NRZ、NRZI、曼彻斯特编码)
在数字电路中,组成一连串信息的基元就是0和1,无论是在CPU、DSP、MCU甚至是个数字计数器中,数字电路在其中能够处理的信息也只有0和1,而对于任何外界的信息,计算机都能通过两个量来描述,那就是0和1。而对于数字通信来说,想要用0和1来传递你想传达的信息,则必须要通过一种特殊的约定来进行同步,这种约定就是编码。两台设备要想进行有线通信,最终都是将想要传达的信息转变成一串比特流,进而在传输线上进行传输。常规数字通信为数据线+时钟线的形式,但对于高速信号而言,时钟线和数据线长度的稍稍偏差,就会造成接收端无法满转载 2021-12-09 13:31:49 · 5899 阅读 · 0 评论 -
数字电路中的时钟(一)时钟抖动和分类
时钟抖动通常分为时间间隔误差(Time Interval Error,简称TIE,又叫相位抖动),周期抖动(Period Jitter)和相邻周期抖动(cycle to cycle jitter)三种抖动。TIE又称为phase jitter,是信号在电平转换时,其边沿与理想时间位置的偏移量。理想时间位置可以从待测试时钟中恢复,或来自于其他参考时钟。Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果。Cycle to cycle jitter是时钟相邻周期的周期差值进行统转载 2021-11-29 15:07:41 · 2970 阅读 · 0 评论 -
【电子杂记】数据传输:串行高速传输
在高速状态下,并行口的几根数据线之间存在串扰,而并行口需要信号同时发送同时接收,任何一根数据线的延迟都会引起问题。而串行只有一根数据线,不存在信号线之间的串扰,而且串行还可以采用低压差分信号,可以大大提高它的抗干扰性,所以可以实现更高的传输速率,尽管并行可以一次传多个数据位,但是时钟远远低于串行,所以目前串行传输是高速传输的首选。从另外的角度来看,并行传输还有很多方式如系统同步(共同时钟)方式及源同步时钟方式等。先来看系统同步先天的内在问题首先,并行信号由于需要多位传输路径,这在早期是可以接受的转载 2021-11-23 15:28:53 · 3330 阅读 · 0 评论 -
【电子杂记】数据传输:源同步和系统同步
源同步(source synchronous)系统同步(system synchronous)源同步,是由发送端在发送数据的同时发送一个选通信号。接收端将这个选通信号作为接收时钟。控制信号的接收。理论上不受频率的限制,极大的提高的数据传输的速度。系统同步,发送端和接收端都是由系统时钟驱动的。数据传输速度受限。(现在应用较少了。)针对普通时钟系统存在着限制时钟频率的弊端,人们设计了一种新的时序系统,称之为源同步时序系统。它最大的优点就是大大提升了总线的速度,在理论上信号的传送可以不受传输延迟的影响转载 2021-11-23 14:29:41 · 2544 阅读 · 0 评论 -
【电子杂记】数据传输:串行和并行、同步和异步、单工和半双工和全双工
别头大,搞清关系是关键!按数据传输的顺序可以分为:并行通信(传输)和串行通信(传输);按数据传输的同步方式可分为:同步传输和异步传输。而同步和异步同属于串行通信,是串行通信的两种基本形式!!!按数据传输的流向和时间关系可以分为:单工、半双工和全双工数据传输。1、并行通信(传输)和串行通信(传输)并行通信(传输):数据的各位(比特)同时由多根数据线传送。并行方式传输数据速度快,但占用的通信线多,传输数据的可靠性随距离的增加而下降,只是用于近距离的数据传送。串行通信(传输):在单根数转载 2021-11-23 14:21:08 · 2711 阅读 · 0 评论 -
数字电路的时钟(3)-- 抖动
引言抖动是时钟信号边沿事件的时间点集合相对于其理想值的离散时序变量。时钟信号中的抖动通常是由系统中的噪声或其他干扰导致的。具体因素包括热噪声、电源变化、负载条件、器件噪声以及相邻电路耦合的干扰等。抖动类型时钟信号抖动定义有多种主要是:● 周期抖动(Period Jitter)● 相邻周期抖动(Cycle to Cycle Period Jitter)● 长期抖动(Long Term Jitter)● 相位抖动(Phase Jitter)● 时间间隔误差(Tim...转载 2021-07-14 15:26:59 · 1899 阅读 · 1 评论 -
【电子杂记】如何实现 nmos 与 pmos 之间的区分
前言:MOS管在IC中是非常重要的元器件,那么mos管p管n管区分方法是什么?1. 区分方法一:mos管p管n管区分的第一种方法就是可以根据电流的方向来判断,如下图说是,电流流出的为NMOS管。下图为 nmos(negative mos):下图为pmos(postive mos):2. 区分方法二:mos管p管n管区分的第二种方法是根据衬底PN结的方向,PN结指向内的为NMOS管,如下图所示PN结指向外的为PMOS管,如下图所示3. MO...转载 2021-04-21 18:19:39 · 8020 阅读 · 1 评论 -
数字电路中的时钟(三)PPM 概念和计算
PPM: part per milinon : 百万分之几数字电路中表示频率误差的ppm是什么意思?1 ppm指的是每隔1million clock会产生一个clock的偏移。例如:时钟偏移+100ppm,则时钟周期为T*10^6/(10^6 + 100)时钟偏移-100ppm,则时钟周期为T*10^6/(10^6 - 100)举例子:假设有一个50HZ的时钟,总有5ppm的频率误差,那么当它用于实时时钟时,每日引起的走时误差为:(5*24*60*60)/1000000=...原创 2020-12-18 14:49:18 · 9329 阅读 · 0 评论 -
数字电路中的时钟(二) 抖动 Jitter 和 偏移 Skew
一、数字电路中时钟抖动 Jitter 和 偏移 Skew系统时序设计中对时钟信号的要求是非常严格的,因为我们所有的时序计算都是以恒定的时钟信号为基准。但实际中时钟信号往往不可能总是那么完美,会出现抖动(Jitter)和偏移(Skew)问题。1.1 周期抖动和半周期抖动所谓抖动(jitter),就是指两个 时钟周期之间存在的差值,这个误差是在时钟发生器内部产生的,和晶振或者PLL内部电路有关,布线对其没有影响。除此之外,还有一种由于周期内信号的占空比发生变化而引起的抖动,称之为半周期抖...转载 2020-12-18 14:45:34 · 3081 阅读 · 2 评论