![](https://img-blog.csdnimg.cn/20190927151117521.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
PCI-e
文章平均质量分 73
PCIE 协议
那么菜
仗剑天涯,谁来也不怕
展开
-
S4.2.4.7 Start of Data Stream Ordered Set (SDS)
SDS 代表传输的数据类型从有序集转为数据流。它会在 Configuration.Idle,Recovery.Idle 和 Tx 的 L0s.FTS 状态发送。Loopback 模式下,主机允许发送 SDS。非 Loopback 模式下,SDS 有序集后面必须是 Non-Flit 的数据块,且数据块的第一个字符是数据流的第一个字符。1b/1b 下,发射器会发送两个背靠背的 SDS,且必须是 128b 对齐边界。接收器收到 4 个有效的 B1_C6_C6_C6 序列且其中至少 2 个满足 4 字节对齐则认为是原创 2023-11-05 23:08:50 · 418 阅读 · 0 评论 -
S4.2.4.5 Fast Training Sequence (FTS)
Fast Training Sequence (FTS) 主要用于在L0s->L0跳转的过程中,让Receiver 检测到电气空闲退出,以及实现bit 和 symbol lock。对于Gen1/2 FTS的组成如下: 一个设备最大可以请求的FTS数量是255个,可以提供的位锁定时间大小为: 4 * 255 * 10 * UI。当速率为5.0 GT/s,则在发送第一个FTS之前,需要连续发送四个EIE(k28.7)符号,用于帮助Receiver 检测到电气空闲退出状态。一个FTS是由13原创 2023-11-05 16:18:58 · 474 阅读 · 0 评论 -
S4.2.4.5 Lane Polarity Inversion
原文摘录:PCIe 协议规定,必须支持该特性。该特性的目标也是为了简化 PCB 的布线。每个 lane 都包含一组发送(Tx)和接收(Rx),而 Tx 和 Rx 分别包含两根差分信号线(D+ 和 D-)。Polarity Inversion 的作用就是把某个设备的 D+ 变成 D-,D- 变成 D+。开启 Polarity Inversion 之后的效果如下图所示:为了实现D+和D-正负极检测,接收逻辑Rx需要查看接收到的TS1或TS2中的Symbol 6到15:如果在TS1中接收到的是D21.5而不是D原创 2023-11-04 22:02:23 · 1255 阅读 · 0 评论 -
S4.2.4.3 Electrical Idle Sequence(EIOS)
1.1 EIOS的具体码型1.2 EIOS的识别规则1.3 EIEOS的具体码型当某种状态下,发送器想要进入电器空闲状态的时候,发送器必须发送EIOSQ,也既是:电器Electrical Idle Odered Set Sequence。当然,除非在某些情况下,特殊制定,也是可以不发送EIOSQ的。若当下速率是Gen1/3/4/5, 一个EIOSQ 是由一个 EIOS 组成;若当下速率是Gen2,一个EIOSQ是由2个EIOS组成。(1)8b/10b 编码模式,Gen1/2 当使用8b/10b编码的时候,一原创 2023-10-21 12:32:19 · 1733 阅读 · 0 评论 -
S4.2.7 Link Training and Status State Rules
原创 2023-10-21 11:41:07 · 114 阅读 · 0 评论 -
#Day Day Plan# 《NCB_PCI_Express_Base 5.0.1.0》pdf 译文笔记 模版
目录一 本章节主讲知识点1.1 xxx1.2 sss1.3 ddd二 本章节原文翻译2.1 ddd三 本章节关联知识点2.1 ddd四 本章节存疑问题2.1 222五 总结原创 2023-10-21 08:43:09 · 704 阅读 · 0 评论 -
#Day Day Plan# 《NCB_PCI_Express_Base 5.0.1.0》pdf 译文笔记
第4章 Physical Layer Logic BlockS4.1 IntroductionS4.2 Logical sub-blockS4.2.4 Link Initialization and TraningS4.2.4.3 Electrical Idle Sequence(EIOS)原创 2023-10-21 08:41:42 · 656 阅读 · 0 评论 -
PCI Express学习篇:Power Management(二)
此篇介绍L1低功耗状态。下一篇介绍L1 Substate低功耗状态。转载 2022-11-06 14:15:48 · 2105 阅读 · 0 评论 -
PCI Express学习篇:Power Management(一)
PCIe 电源管理文章总结。转载 2022-11-06 13:36:17 · 3947 阅读 · 0 评论 -
#PCIE#基础知识分解之 Symbol_Lock
本文讲解pcie/sata 中使用到的symbol lock 功能原理。转载 2022-09-27 15:36:18 · 2020 阅读 · 0 评论 -
#PCIE# 回顾 PCI 桥片技术 控制器9054
这里讲授是基于PLX 的9054(9052)芯片为基础的,首先,多谢程序元人生大佬分享知识。1、地址映照与数据传输上图是9054的内部结构图,9054实际上充当了1个“桥”的作用,即所谓的“桥片技术”。9054的作用实际上是把LOCAL总线端管理的一片地址,和PCI总线端管理的1片地址逐一对应起来,即所谓的地址映照,而PCI总线与PC机的CPU管理的内存地址又是逐一对应的,这样就实现了桥:CPU 地址 <=> PCI 地址 <=> LOCAL 地址。通...转载 2022-05-19 14:45:48 · 2498 阅读 · 0 评论 -
#PCIE# PHY 测试
本文就PCIe PHY测试的相关内容进行简要介绍,如有读者发现问题或错误,请慷慨指出,后期也会持续修正优化,谢谢!PCIe需要进行的测试:PHY TestConfiguration Space TestLink Layer TestTransaction Layer TestRetimer Test PCIe Architecture PHY test测试是针对底层电气特性的测试,主要关注PCIe信号完整性测试。就整个PCIe系统而言,从PCIe的Root到Endpoint都...转载 2022-05-03 11:34:26 · 6657 阅读 · 2 评论 -
#PCIE# pcie 中的 <Elastic Buffer > 原理
PCIe串行总线上的传输信号属于差分信号,也是同步传输方式,但是没有专门的同步时钟!我们在设计电路时,通常会提供一组100MHz差分时钟给后端设备,这并不是上文所说的同步时钟。PCIe的时钟是嵌入到差分信号中的,PCIe总线在训练之初会完成一个bit lock,在这个过程中链路上会传输一段0和1间隔序列,即是连续的高低电平,就是用来给Receiver提取时钟的。Receiver提到到时钟后,才能够继续捕获一位一位的数据,也就是做bit的识别,再往后则是做多个bit的识别,即序列识别。在PCIe Transm转载 2022-05-03 11:12:56 · 2256 阅读 · 2 评论 -
#PCIE# pcie总线的两种复位方式
本篇主要介绍PCIe总线的复位方式。PCIe总线规定了两个复位方式:Conventional Reset和FLR(Function Level Reset),而Conventional Reset又可以进一步分为两大类:Fundamental Reset和Non-Fundamental Reset。Fundamental Reset方式包括Cold和WarmReset方式,可以将PCIe将设备中的绝大多数内部寄存器和内部状态都恢复成初始值;而Non-FundamentalReset方式为Hot Res.转载 2022-04-13 17:50:00 · 3497 阅读 · 0 评论 -
#PCIE# pcie 的接口信号讲解
目录1. 辅助信号列表1.1、PERST#信号1.2、REFCLK+和REFCLK-信号1.3、WAKE#信号1.4、SMCLK和SMDAT信号1.5、JTAG信号1.6、PRSNT1#和PRSNT2#信号2、数据信号3、电源1. 辅助信号列表1.1、PERST#信号该信号为全局复位信号,由处理器系统提供(RC),处理器系统需要为PCIe插槽和PCIe设备提供该复位信号。PCIe设备使用该信号复位内部逻辑。当该信号有效时,PCIe设备将进行复位操作。P转载 2022-04-13 12:32:40 · 17622 阅读 · 0 评论 -
#PCIE# PCIe的接口形态之OAM 卡
OAM 是OCP(Open Compute) 定义的指导AI硬件加速模块和系统设计的标准,可以在服务器上实现更优的AI硬件加速模块的互联。外形长成这个样子链接自https://www.servethehome.com/facebook-ocp-accelerator-module-oam-launched/详细的信息可以参考Open Compute Project...翻译 2022-01-14 18:09:35 · 4877 阅读 · 0 评论 -
#PCIE# PCIe的接口形态之M.2接口
M.2接口主要用于小型SSD的连接,我们熟悉的M.2 SSD是这样的链接自https://www.diskpart.com/jp/clone/samsung-migrate-to-m.2.htmlM.2接口胜在小巧链接自https://osusume.mynavi.jp/articles/3392/M.2接口分为B Key,支持PCIe x2 Lane M Key,支持PCIe x4 Lane B+M Key,支持PCIe x2 Lane,同时兼容插在M Key上链接自翻译 2022-01-14 18:08:24 · 2664 阅读 · 0 评论 -
#PCIE# PCIe的接口形态之Add-in-Card(AIC)
PCIe AIC 是最常见的PCIe接口形态,组装过电脑的同学可能比较清楚,电脑上的主板上都会有下面的几排插槽,这就是典型的PCIe AIC的插槽,比较常见的插槽位宽为x16和x1链接自https://www.muycomputerpro.com/2019/06/01/pci-express-5-0插在上面的卡就是PCIe AIC。PCIe AIC常见的有显卡,无线网卡,存储设备等等链接自http://in.ali213.net/pingce/201607/2295_2.html这个翻译 2022-01-14 18:07:16 · 3704 阅读 · 0 评论 -
#PCIE# pcie协议中的加扰和解扰规则
scramble通过LFSR(Linear Feedback Shift Register)来实现。在发送端,数据先scramble,然后在进行8b/10b编码;在接收端,数据先进行8b/10b解码,然后再de-scramble。对于2.5gbps/5.0gbps,scramble LFSR的多项式是:G(X)=X^16 + X^5 + X4 + X^3 + 1scramble规则:1. COM symbol初始化LFSR2. LFSR value is advanced eight s转载 2022-01-09 15:55:44 · 2909 阅读 · 0 评论 -
#PCIE# pcie 中的scramber 和 de-scramber 技术
0 老生常谈原理:扰码器使用LFSR实现,用来产生伪随机比特序列,它和串行输入的数据进行异或,从而实现对输入数据的随机化。正如我们在LFSR部分讨论过的,伪随机序列也是周期重复的,其周期长度取决于LFSR中触发器的级数和所选择的多项式。接收电路本地有一个和发送电路中相同的伪随机序列产生器,它产生的数据与接收数据进行异或,可以恢复出发端原始的串行数据。这里用到了一个逻辑运算表达式:如果A^B=C,那么C^B=A,此处A为原始数据,B为扰码器的输出,C为扰码后的数据。如图6.4所示:1 加扰的目的转载 2022-01-09 14:01:22 · 1948 阅读 · 2 评论 -
#PCIE# PCIE基础知识篇(4)PCI 和 PCI-e架构
PCI和PCIe架构1。PCI架构一个典型的桌面系统PCI架构如下图:如图,桌面系统一般只有一个Host Bridge用于隔离处理器系统的存储器域与PCI总线域,并完成处理器与PCI设备间的数据交换。每个Host Bridge单独管理独立的总线空间,包括PCI Bus, PCI I/O, PCI Memory, and PCIPrefetchable Memory Space。桌面系统也一般只有一个Root Bridge,每个Root Bridge管理一个Local Bus空间,它下面转载 2021-12-31 14:01:09 · 4432 阅读 · 0 评论 -
#PCIE# PCIE基础知识篇(3)
写在前面,本文章转载自老狼知乎,感谢分享。随着AMD新一代CPU的发布,PCIe 4.0 (Gen4)也进入了人们的视线。然而Intel随后宣传PCIe 4.0对消费市场用处不大,AMD则反讽Intel吃不到葡萄说葡萄酸。正在吃瓜群众搬板凳看热闹的时间,一件事情正在发生。PCIe的标准制定组织,PCI-SIG(Peripheral Component Interconnect Special Interest Group)发布了PCIe 6.0(Gen6)的标准!对,你没有看错,不是5.0而是6.0。实转载 2021-12-31 13:23:23 · 4370 阅读 · 0 评论 -
#PCIE# 一篇关于Elastic Buffer的绝好文章
该文章,清晰的讲解了PCIE/SATA中普遍使用的弹性缓冲器的原理和应用,建议细读!!!原创 2021-11-30 16:29:55 · 839 阅读 · 1 评论 -
#PCIE# PCIe扫盲——链路初始化与训练基础(三)之LTSSM
这一篇文章来简单地介绍一下链路训练状态机(Link Training and Status State Machine,LTSSM),并简要地介绍各个状态的作用和实现机制。LTSSM有11个状态(其中又有多个子状态),分别是Detect、Polling、Configuration、Recovery,L0、L0s、L1、L2(L3是可选的)、Hot Reset、Loopback和Disable状态。系统进行复位操作(Cold, Hot or Warm Reset)后,会自动进入Detect状态。这11转载 2020-11-29 13:06:30 · 3336 阅读 · 0 评论 -
#PCIE# PCIe扫盲——链路初始化与训练基础(二)
前面的文章中提到过,Ordered Sets分别有以下几种:TS1 and TS2 Ordered Set (TS1OS/TS2OS)、Electrical Idle Ordered Set (EIOS)、FTS Ordered Set (FTSOS)、SKP Ordered Set (SOS)和Electrical Idle Exit Ordered Set (EIEOS)。其主要用于链路初始化与训练等功能。在介绍LTSSM之前,先来简单地介绍一下Ordered Sets中的TS1OS和TS2OS。T转载 2020-11-25 19:09:24 · 3096 阅读 · 0 评论 -
#PCIE# PCIe扫盲——链路初始化与训练基础(一)
PCIe总线中的链路初始化与训练(Link Initialization & Training)是一种完全由硬件实现的功能,处于PCIe体系结构中的物理层。整个过程由链路训练状态机(Link Training and Status State Machine,LTSSM)自动完成,也就说基本没有数据链路层和事务层啥事。LTSSM在PCIe体系结构中的位置的示意图如下:在系统复位后,会自动进行链路训练,以达成以下目标:位锁定(Bit Lock)、字符锁定(Symbol Lock,Gen..转载 2020-11-25 17:47:49 · 2189 阅读 · 0 评论 -
Serdes高速收发器和CDR技术
目录一、Serdes高速收发器二、CDR技术今天学习一下 高速收发器 serdes 以及用到的CDR 技术一、Serdes高速收发器在传统的源同步传输中,数据和时钟分离,在速率较低(<1000M)时问题不大,关于M?推测单位应该是Mbps。 在传输速率越来越高时,由于传输线的时延和抖动存在(个人理解为时序约束中的routing布线延迟和时钟Jitter(也就是时钟周期差异)),导致接收端不能正确的采样数据,时钟边沿无法与数据中心对齐。为了解决该问题,可以将数..原创 2020-11-25 16:59:31 · 11879 阅读 · 6 评论 -
SERDES关键技术总结
一、SERDES介绍 随着大数据的兴起以及信息技术的快速发展,数据传输对总线带宽的要求越来越高,并行传输技术的发展受到了时序同步困难、信号偏移严重,抗干扰能力弱以及设计复杂度高等一系列问题的阻碍。与并行传输技术相比,串行传输技术的引脚数量少、扩展能力强、采用点对点的连接方式,而且能提供比并行传输更高带宽,因此现已广泛用于嵌入式高速传输领域。 Xilinx公司的许多FPGA已经内置了一个或多个MGT(Multi-Gigabit Transceiver)收发器,也叫做SERDES(Mult...转载 2020-11-21 09:05:08 · 4382 阅读 · 0 评论 -
#PIPE# PIPE之 形而上
PCIe物理层接口(Physical Interface for PCI Express,PIPE)定义了物理层中的,媒介层(Media Access Layer,MAC)和物理编码子层(Physical Coding Sub-layer,PCS)之间的统一接口,旨在为提供一种统一的行业标准。如下图所示:其中MAC和PCS都属于PCIe中的物理层逻辑子层部分,而PMA(Physical Media Attachment Layer)则属于物理层电气子层。需要注意的是,PIPE规范是由Intel提出的翻译 2020-11-20 13:44:22 · 865 阅读 · 0 评论 -
#PCIE# 物理层电气层(PMA-1)
文章目录前言 一、pandas是什么? 二、使用步骤 1.引入库 2.读入数据 总结前言PCIe Spec规定,PCIe设备必须是Short-Circuit Tolerant的,这可以让PCIe卡支持热插拔的功能。此外,由于PCIe总线是一种高速的差分总线,因此,其收发两端是交流耦合的(AC-Coupled)。一般情况下,靠近发送端的链路上放置电容来滤除直流信号,如下图所示:详细的差分收发对模型如下图所示:当然,如果PCIe设备把电容集成到S...原创 2020-11-20 13:37:59 · 1983 阅读 · 1 评论 -
#PCIe# 为什么引入编码机制?
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言 一、pandas是什么? 二、使用步骤 1.引入库 2.读入数据 总结前言提示:这里可以添加本文要记录的大概内容:例如:随着人工智能的不断发展,机器学习这门技术也越来越重要,很多人都开启了学习机器学习,本文就介绍了机器学习的基础内容。提示:以下是本篇文章正文内容,下面案例可供参考一、为什么PCI-e需要引入8b/10b or 128b/130b编码?1.为什么要编码...转载 2020-11-20 00:28:34 · 1133 阅读 · 0 评论 -
PIPE 接口信号列表
发送数据相关接口含义接收数据接口说明含义command 接口信号说明含义status 接口信号含义外部信号含义...原创 2020-11-06 17:19:29 · 3412 阅读 · 0 评论