MOS管1——MOS的寄生模型

基础器件

前言

MOSFET是金属氧化物半导体场效应晶体管MetalOxide Semiconductor Field Effect Transistor)的缩写,具有高速和低损耗的特性

一、基本模型

图1 NMOS和PMOS的寄生模型
图1 NMOS和PMOS的寄生模型

图1-1显示了NMOS和PMOS增强型的等效电路,以及导通时的电流流向。如果漏极电位(漏极drain,排出,泄漏,中文翻译为漏极,起发射作用的电极)高于源极(源极source源,电源,中文翻译为源极,起集电作用的电极),电流为D到S;若源极高于漏极,电流S到D

二、静态参数

MOS管的参数有两类,静态参数动态参数
当用于低频率场合,如负载开关,器件驱动等,只需要关注静态参数;
当用于高频场合,如电平转换,小信号处理,还需要关注其动态参数。

VDSS:当栅极和源极导通时,可施加在漏极和源极之间的最大电压;
VGSS:当漏极和源极导通时,可施加在栅极和源极之间的最大电压;
ID:漏极端子的最大允许电流;
ID(PULSE):脉冲操作时漏极段子的最大允许电流;
IDR:寄生二极管的最大允许电流;
Pch:漏极和源极之间的最大允许功率损耗;
VBRDSS:漏极和源极之间的击穿电压,通过将栅极和源极短路,实现特定漏极电流的漏极与源极电压;
VGS(th):栅极-源极阈值电压;
IDSS:漏极漏电流,将栅极与源极短路,在漏极和源极之间施加规定电压时的漏极电流;
IGSS:栅极漏电流,将漏极与源极段楼,在栅极和源极之间施加规定电压时的漏极电流;
VGS(OFF):当施加指定的漏极到源极电压时,用于指定漏极电流的栅极到源极的电压
RDS(ON):漏极源极之间的导通电阻,当施加指定栅极到源极电压(Vgs)时,指定漏极电流的漏极到源极电阻;
RG:栅极寄生电阻。

图1-2:VGS与RDSON之间的关系曲线
图1-2:VGS与RDSON之间的关系曲线

VGS(th) 对去顶MOSFET的导通和截止状态很重要。VGS(th)定义为VDS = VGS。
RDS(ON)并不是一个固定值,它随VGS的大小而变化。图1-2显示,VGS越大,MOS的沟道开启越多,等效的RDS(ON)越小,开关损耗也就越小;
另外VGS(th)只是一个门槛值,表明MOS的沟道以及打开,但是没有完全打开。
所以一般施加的VGS一定要大于VGS(th),取1.5×VGS(th),需要考虑到VGS的波动。

三、动态参数

Qgd:栅极-漏极电荷,电压与栅极和漏极之间的镜像效应导致电荷增加
Qgs:栅极-源极电荷,将栅极-源极电压增加到阈值电压所需的电荷
Qg:栅极总电荷,在栅极和源极之间施加规定电压所需的电荷
Ciss:输入电容,Ciss = CGS + CGD
Coss:输出电容,Coss = CDS + CGD
Crss:反向转移电容,Crss = CGD
td(on):导通延时
tr:上升时间
td(off):关断延时
VSD:体二极管的源漏电压

四、动态过程

QG、QGS和QGD都是来自同一栅极电荷曲线的参数。
它们描述了在特定条件下,MOSFET需要多少栅极电荷才能切换。
当漏极、栅极和源极之间同时发生显著的电压和电流变化时,大部分功率损耗发生在开关期间。
在全关闭状态下,存在显著的电压,但电流可以忽略不计。
在全导通状态下,存在显著的电流和较小的电压。

栅极电荷曲线示例如图1-3所示:
在这里插入图片描述
图1-3:QGS的充电如何影响ID,VD,VG

由于电容随电压和电流的变化,在确定开关性能的时候,最好查看栅极电荷数据,而不是电容参数。如果MOS的栅极驱动电路被限制在特定电流,并且需要快速开关,则更应该看栅极电荷参数。
该MOS的漏极被限制在特定的电流和电压(VD,ID)。
在此期间,因为MOS上增加的电荷更容易传导,漏极-源极电压(VDS)开始下降。栅极-源极电压(VGS)电压变恒定平台期,但是漏极-栅极VDS正在下降。最终,Cgs电容停止电压增加,栅极电荷的任何进一步增加都会增加栅极-源极电压(VGS)。这种特性有时被称为“米勒平台”,因为它指的是所谓的米勒电容增加的时间。
米勒平台也被称为栅极-漏极电荷(QGD)。在此期间,漏极和源极之间存在显著的电流和电压,因此QGD在确定开关损耗时很重要。

米勒平台的解释:
在这里插入图片描述
MOSFETE的栅极驱动过程,可以简单的理解为驱动源对MOSFET的输入电容(主要是栅源极电容Cgs)的充放电过程;
1、当Cgs达到门槛电压之后,MOSFET就会进入开通状态;
2、当MOSFET开通后,Vds开始下降,Id开始上升,此时MOSFET进入饱和区;
3、但由于米勒效应,Vgs会持续一段时间不再上升,此时Id已经达到最大,而Vds还在继续下降,直到米勒电容充满电;
4、Vgs又上升到驱动电压的值,此时MOSFET进入电阻区,此时Vds彻底降下来,开通结束。

由于米勒电容Q阻止了Vgs的上升,从而也就阻止了Vds的下降,这样就会使损耗的时间加长。
(Vgs上升,则导通电阻下降,从而Vds下降)

  • 7
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
### 回答1: MOS管寄生电容是指在金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor,简称MOSFET)的结构中,存在于不同的电极(栅极、源极和漏极)之间的电容。这些电容产生的原因是由于MOS管的金属氧化物层和半导体层之间的结构和电荷分布差异导致的。 在MOSFET中,栅极与通道之间的电容称为栅极-通道电容;栅极与漏极之间的电容称为栅极-漏极电容;栅极与源极之间的电容称为栅极-源极电容。这些寄生电容的存在会影响MOSFET的性能和工作特性。 寄生电容对MOSFET的影响主要表现在两个方面。首先,寄生电容会导致MOSFET在高频应用中的功耗增加,并且限制了其最高操作频率。其次,寄生电容的存在会引起信号延迟和损耗,使得电路的工作速度下降。 因此,在电路设计中需要充分考虑和优化MOSFET寄生电容。常见的寄生电容减小的方法包括采用特殊的工艺和结构设计、增加电极之间的间距、使用高介电常数的材料等。 总之,MOS管寄生电容是指在MOSFET结构中存在的电容,它会对MOSFET的性能和工作特性产生影响,需要在设计中予以考虑和优化。 ### 回答2: MOS管寄生电容是指在MOS场效应管结构中存在的一个非理想电容。 MOS管是一种常用的半导体器件,其结构包括栅极、漏极和源极。当栅极施加电压时,可以控制漏源通道的导电性能。然而,在实际应用中,MOS管的结构和制造过程都会导致一些非理想的效应出现,其中之一就是寄生电容。 寄生电容是由于MOS管的结构特点和材料特性引起的,并且通常是不可避免的。MOS管寄生电容主要有三种,即栅极和漏极之间的扩散电容(Cgd)、栅极和源极之间的扩散电容(Cgs)以及漏极和源极之间的扩散电容(Cds)。 这些寄生电容会影响MOS管的性能。首先,它们会形成一组电容,导致电流的泄漏和延迟,从而降低开关速度。其次,在高频应用中,寄生电容会导致信号的损失和失真,影响电路性能。此外,由于寄生电容会在MOS管的结构中存储和释放电荷,还会对功率消耗产生影响。 为了降低寄生电容的影响,可以采取一些措施,如采用优化的结构设计、使用低介电常数的材料、增加栅极剂量等。此外,还可以发展新的器件结构,如FinFET和级联MOSFET等,以改善MOS管的性能,并减少寄生电容的影响。 综上所述,MOS管寄生电容是指在MOS场效应管中存在的一种非理想电容,由于其特性和结构导致。寄生电容会对MOS管的性能产生负面影响,因此在设计和制造过程中需要采取相应措施来减少其影响。 ### 回答3: MOS管寄生电容是指在金属氧化物半导体场效应管(MOSFET)中存在的一种电容现象。MOS管是一种常用的半导体器件,由金属电极、氧化层和半导体层组成。在MOS管中,当施加电压使得导电层形成时,金属电极和半导体之间会形成两个电容:栅极与漏极之间的栅漏电容和栅极与源极之间的栅源电容。 然而,除了这两个主要的电容之外,还会存在一些附加的电容,称为寄生电容。这些寄生电容是由于MOS管的结构和工艺等因素引起的。常见的寄生电容包括栅极与基底之间的栅基电容、漏极与基底之间的漏基电容以及栅极与导电层之间的栅导电层电容。 寄生电容会对MOS管的性能和工作条件产生影响。它们会影响MOSFET的开关速度、截止频率、功耗等参数。当频率较高时,寄生电容会产生较大的电流和功耗,从而导致效率下降。因此,在设计MOS管电路时,需要考虑和抑制寄生电容的影响,以优化性能和稳定性。常用的方法包括采用特殊的结构设计、优化工艺和使用补偿电路等。 综上所述,MOS管寄生电容指的是MOSFET中除了主要电容之外的额外电容,这些电容会对MOS管的性能产生影响,需要在设计和应用中予以重视和抑制。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值