AXI4协议介绍

已于 2024-03-28 19:11:23 修改
阅读量461 收藏 1
点赞数 2
分类专栏： 数字IC设计 文章标签： arm
于 2022-08-01 12:00:12 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_22168673/article/details/126098525
版权

目录

前言

1、接口信号

2 握手时序

3 握手信号依赖关系

参考

前言

基于网上资料对相关概念做整理汇总，部分内容引用自文后文章。

AXI总线介绍 

1、接口信号

AXI 协议响应为：

  • OKAY：正常访问成功
  • EXOKAY：独占访问成功
  • SLVERR：Slave错误
  • DECERR：解码错误

（1）OKAY 响应表明：

  • 正常访问成功
  • 独占访问失败
  • 对不支持独占访问的Slave独占访问

OKAY 是大多数事务的响应

（2）SLVERR 响应指示不成功的事务。 Slave错误条件的示例是：

  • FIFO/缓冲区溢出或欠载情况
  • 尝试的传输大小不受支持
  • 尝试对只读位置进行写访问
  • Slave超时条件
  • 尝试访问不存在寄存器的地址
  • 尝试访问禁用或关闭的功能

为了简化系统监控和调试，建议错误响应仅用于错误条件，而不是用于发出正常、预期事件的信号。

（3）译码错误

在没有完全解码地址映射的系统中，可能存在没有Slave响应事务的地址。 在这样的系统中，互连必须提供合适的错误响应以将访问标记为非法，并防止系统通过尝试访问不存在的Slave而锁定。

当互连无法成功解码Slave访问时，它会有效地将访问路由到默认Slave，并且默认Slave返回 DECERR 响应。

一个实现选择是让默认Slave也记录解码错误的详细信息，以便以后确定错误是如何发生的。 这样，默认Master可以大大简化调试过程。

2 握手时序

5个传输通道均使用VALID/READY信号对传输过程的地址、数据、控制信号进行握手。使用双向握手机制，传输仅仅发生在VALID、READY同时有效的时候。下图是几种握手机制：

 

3 握手信号依赖关系

  • 单箭头：被指向的信号可在箭头起始端的信号有效前或后变为有效状态
  • 双箭头：被指向的信号只能在箭头起始端的信号有效后变为有效状态

读交易的依赖关系：

写交易的依赖关系： 

参考

1、作者博文
AXI4协议学习：架构、信号定义、工作时序和握手机制
AXI协议详解(7)-响应信号

工作使我快乐
关注
  • 2
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
AXI4-协议规范解析_axi总线_AXI协议_axi4_AXI4协议_AXI_
10-01
AXI 4 协议规范主要讲解axi总线3中总线协议
AXI4协议PPT.pdf
07-31
写的很好的AXI4协议PPT，总结的很到位，可以边看PPT边看spec，加深理解
【FPGA】 xilinx vivado中AXI4通信协议详解
最新发布
weixin_42370509的博客
03-29 2252
AXI是ARM 1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI 4总线和别的总线一样，都用来传输bits信息 (包含了数据或者地址)。AXI4总线有三种类型，分别是AXI4、AXI4-Lite、AXI4-StreamAXI4：主要面向高性能地址映射通信的需求，支持突发传输；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线，不支持突发传输；
AXI4_specification.rar_AXI_AXI 协议_axi4
07-15
AXI总线规格书，用于AXI总线开发的必备资料
AMBA4-AXI4协议中文翻译
01-17
AMBA4-AXI4协议中文翻译，翻译官方英文文档。祝君学习顺利！
axi4-stream 协议书
06-10
The AXI4-Stream protocol is used as a standard interface to connect components that wish to exchange data. The interface can be used to connect a single master, that generates data, to a single slave, that receives data. The protocol can also be used when connecting larger numbers of master and slave components. The protocol supports multiple data streams using the same set of shared wires, allowing a generic interconnect to be constructed that can perform upsizing, downsizing and routing operations. The AXI4-Stream interface also supports a wide variety of different stream types. The stream protocol defines the association between Transfers and Packets.
AXI4整理解析.doc
07-31
AXI4整理解析中文版，自己总结的AXI4协议，参考的官方spec
FPGA——AXI4总线详解
居安士的博客
04-09 1万+
对AXI4协议进行了详细解释 读+写
AXI4（AXI-full）总线详细介绍
热门推荐
梦 醉了谁的博客
06-17 3万+
AXI4（AXI-full）总线详细介绍1.1 什么是AXI1.1.1 zynq的三种AXI总线1.1.2 AXI的三种接口1.1.3 AXI协议1.1.3.1 AXI握手协议1.1.3.2 突发式读写1.2 AXI管脚说明1.3 读写传输实现过程1.3.1 读传输实现过程1.3.2 写传输实现过程1.4 AXI的数据结构 1.1 什么是AXI    总线、接口和协议，这三个词常常被联系在一起，但是我们要明白他们的区别。总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线、地址线、控制线等
AXI4总线介绍
weixin_45230720的博客
08-27 1133
介绍AXI之前，要知道ARM AMBA（Advance Microcontroller Bus Architecture），这是ARM在1996年提出的一个微控制器的片上总线协议，大家熟悉的AHB或APB等总线协议都是AMBA的一部分，而AXI在AMBA 3.0版本成为该协议的一部分，目前Xilinx的7系列FPGA中用的是AMBA 4.0版本中的AXI协议，所以你会看到Vivado中带AXI接口的IP介绍都是AXI4打头。它们的关系如下图所示：AXI4总线有四种类型：AXI4、AXI4-Lite和AXI4
深入AXI4总线- [一] 握手机制
qq_31515205的博客
06-19 1079
知乎用户ljgibbs授权转发 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。 声明1：部分时序图以及部分语句来自 ARM AMBA 官方手册 （有的时候感觉手册写得太好了，忍不住就直接翻译了。。） 声明2：AXI 总线是 ARM 公司的知识产权 备...
AXI 总线协议学习笔记（3）
记录所学，分享知识，结识挚友
02-02 1588
AXI协议阐述
axi原子访问
qq_45926544的博客
02-19 237
如果master收到exokay，master就会把数据读回来，master再发一个exclusive-write，master发的exclusive-read和exclusive-write的控制信息一模一样（地址，id，burst-length）；slave回exokay说明访问的slave的地址支持exclusive操作，如果回okay就表示这个slave不支持exclusive操作，会把对应地址的data给master，master就不会再进行exclusive write操作；
FPGA-AXI4协议
Jackie
08-29 410
FPGA中AXI总线协议
【ZYNQ】AXI4总线接口协议学习
Z小旋
12-11 3133
本文带你详细的了解AXI总线协议，并且基于官方手册，能够提高你的手册阅读能力。 AXI 的英文全称是 Advanced eXtensible Interface，即高级可扩展接口，它是 ARM 公司所提出的 AMBA（Advanced Microcontroller Bus Architecture）协议的一部分
Xilinx FPGA AXI4总线（三）——Ready、Valid握手机制
DengFengLai123的博客
02-01 4467
Xilinx FPGA AXI4总线（一） Xilinx FPGA AXI4总线（二） AXI4、AXI4-Lite和AXI4-Stream均使用Ready、Valid握手机制进行通信，信息传输的发起者使用Valid 信号指示数据何时有效，接收端产生 Ready信号来表明已经准备好接收数据，当两者均为高时，启动传输。 一、AXI4-Lite握手实例 以 AXI-Lite 总线为例，Xilinx ZYNQ通过 AXI4-Lite 总线控制 8 个 GPIO 的输出，先写入 0x0F 测试写入操作，再写入0
总线要点笔记
weixin_50518899的博客
03-04 1136
当AWCACHE[2]信号置低，但AWCACHE[3]置高时，该位置上的数据可能因为其他主机的操作、或者本机的读事务缓存于cache中，同样需要首先查找cache。SPLIT传输都增加了仲裁器和从机的复杂性，但是却有可以完全释放总线给其他主机使用的优点，但是 RETRY（响应）的情况就只允许较高优先级的主机使用总线。这种传输应该被从机忽略。对于表中的Device, 个人理解是指的是这部分地址实际上是外设中寄存器和内存的映射，不是真正的内存，对于外设，prefetch之类的优化方式往往不能用。
FPGA入门 —— AXI4 总线简介
ppqppl的博客
01-04 1017
FPGA入门 —— AXI4 总线简介 ============= AXI4 总线协议 AXI4，全称第四代高级可扩展接口(Advanced eXtensible Interface 4)，是一种高性能、高带宽、低延迟的片上总线协议，可用于处理器与内存之间传递数据。 动态随机存储器(Dynamic Random Access Memory，DRAM)是内存的主要组成部分。由于其访问速度较慢，它并...
AXI4协议详解（一）
TechDiary的博客
08-05 6306
写在前面：AMBA总线协议在SOC设计中的地位是不言而喻的，从本篇文章开始，将会依托于官方手册详解AXI4、AXI4-LITE、AHB、APB等目前最常见的AMBA总线协议，梳理一下其中常用的知识点。本篇为AXI4协议的开篇，更多解析将会在之后继续分享给大家。 AXI4协议是amba协议中比较新的一个协议，目前应用的也很广泛。例如在ZYNQ核的ARM与FPGA部分信息交互中就大量应用了AXI4总线协议，官方手册给出了以下几点的AXI协议特点： 地址/控制信号与数据处于不同阶段 支持非对齐数据传输 支持.
axi4协议中文版pdf
06-22
### 回答1： AXI4是一种高性能、高带宽、低延迟的互连协议，是ARM公司提供的接口标准。AXI4协议中文版pdf提供了AXI4协议的中文介绍和使用指南，对于熟悉AXI4的工程师来说是非常值得一看的资料。 AXI4协议中文版pdf包括了AXI4协议的所有规范和要求，详细地介绍了AXI4协议的各种信号和时序。它主要涉及到了AXI4的四种信号：地址信号、读写信号、数据信号和回复信号，同时还介绍了AXI4协议的一些基本概念，如AXI4片上总线、传输、通道等。 该文档也对AXI4协议的使用进行了指导，包括了AXI4接口的实现方式、AXI4传输的操作类型和轮廓、AXI4总线的参数配置等等。它还详细描述了AXI4协议的一些高级特性，如乱序传输、缓存一致性、QoS限制等。 总之，AXI4协议中文版pdf为工程师提供了全面的AXI4协议介绍和使用指南，不仅对于初学者具有教育意义，也对于有经验的工程师有参考价值。该文档已经成为AXI4协议的标准参考资料之一，对于从事ARM SOC设计的工程师来说是非常必备的。 ### 回答2： AXI4协议是一种高速、低复杂度、面向流水线的系统集成总线协议，被广泛应用于数字信号处理、高性能计算、图像处理等领域中。AXI4协议有助于提高系统的并行性、可扩展性、灵活性和可靠性，支持多个主设备和从设备在同一总线网络中进行数据传输和控制信号的交换。AXI4协议中文版pdf包含了该协议的详细说明和规范，提供了全面而清晰的指导，有助于设计工程师深入了解AXI4协议，从而更好地应用于实际的系统设计中。 AXI4协议中文版pdf结构清晰、内容详尽，包括总线结构、数据传输格式、地址映射、信号传输、中断控制等多个方面的内容。在使用AXI4协议时，设计工程师需要遵循该协议的规范，合理配置总线网络，不断优化数据传输的效率，以达到最佳的系统性能和可靠性。AXI4协议的应用范围广泛，包括高性能计算、图像处理、音频处理、嵌入式控制和通信等各领域，有助于提高系统的整体性能和可靠性，满足不断增长的数据和信号处理需求。整个协议规范通过AXI4总线和接口标准，方便地与其他协议和接口进行互联互通。 总之，AXI4协议中文版pdf是设计工程师了解和应用AXI4协议的首要文档，对于实现高性能、低功耗、可扩展的系统设计具有重要意义。该协议的应用有助于提高系统的集成性、可靠性和性能，是实现数字化升级和信息化建设的必要手段，同时也有助于促进科学技术和产业的发展。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值